半导体结构的形成方法
【技术领域】
[0001]本发明涉及存储器领域，特别涉及一种半导体结构的形成方法。
【背景技术】
[0002]在目前的半导体产业中，集成电路产品主要可分为三大类型:逻辑、存储器和模拟电路，其中存储器件在集成电路产品中占了相当大的比例。而在存储器件中，近年来闪存存储器(flash memory)的发展尤为迅速。它的主要特点是在不加电的情况下能长期保持存储的信息，具有集成度高、较快的存取速度、易于擦除和重写等多项优点，因而在微机、自动化控制等多项领域得到了广泛的应用。
[0003]参考图1，图1为现有的闪存存储器的结构不意图，包括:半导体衬底100,位于所述半导体衬底100上分立的存储晶体管栅极堆叠和选择晶体管栅极堆叠，所述存储晶体管栅极堆叠包括位于半导体衬底100表面的隧穿氧化层101、位于隧穿氧化层101上的浮栅102、位于浮栅102上的控制栅介质层103和位于控制栅介质层103上的控制栅104，所述选择晶体管栅极堆叠包括位于半导体衬底100表面的选择栅介质层105和位于选择栅介质层105上的选择栅106 ;还包括位于存储晶体管栅极堆叠和选择晶体管栅极堆叠之间的半导体衬底100内的共源漏区108，位于存储晶体管栅极堆叠远离共源漏区108 —侧的半导体衬底100内的源区107，位于选择晶体管栅极堆叠的远离共源漏区108 —侧的半导体衬底100内的漏区109。
[0004]现有的闪存存储器的性能仍有待提高。
【发明内容】
[0005]本发明解决的问题是怎样提高闪存器件的性能。
[0006]为解决上述问题，本发明提供了一种半导体结构的形成方法，包括:提供半导体衬底，所述半导体衬底包括逻辑区域和若干存储区域，每个存储区域包括第一区域、和与第一区域相邻的若干第二区域；在存储区域的半导体衬底上形成第一多晶硅层；在第一多晶硅层上形成控制栅介质层；刻蚀第二区域上的部分控制栅介质层，在控制栅介质层中形成第一开口，所述第一开口暴露出第二区域的第一多晶硅层表面；在所述逻辑区域的半导体衬底上和存储区域的控制栅介质层上形成第二多晶硅层，第二多晶硅层填充满第一开口 ；刻蚀去除相邻存储区域之间的部分所述第二多晶硅层、控制栅介质层和第一多晶硅层，暴露出半导体衬底的第一区域和第二区域的部分表面；刻蚀第一开口和第二区域之间的部分第二多晶硅层，在第二多晶硅层中形成暴露出控制栅介质层表面的第二开口，第二开口将第一区域上的第二多晶硅层和第二区域上的第二多晶硅层断开，第二区域上的半导体衬底上的部分第一多晶硅层和第二多晶硅层构成闪存器件的耦合栅，第一区域的半导体衬底上部分第一多晶硅层构成闪存器件的浮栅，耦合栅与浮栅通过部分第一多晶硅层电连接，第一区域的控制栅介质层上的第二多晶硅层构成闪存器件的控制栅；刻蚀逻辑区域的第二多晶硅层，形成逻辑晶体管的栅极；在所述逻辑晶体管的栅极的侧壁上形成第一偏移侧墙，在逻辑晶体管的栅极两侧的逻辑区域的半导体衬底内形成逻辑晶体管的浅掺杂区；在耦合栅、控制栅和选择栅的侧壁上形成第二偏移侧墙，在耦合栅、控制栅和浮栅的一侧的第二区域和第一区域的半导体衬底内形成闪存器件的浅掺杂区。
[0007]可选的，所述第一偏移侧墙的厚度小于第二偏移侧墙的厚度。
[0008]可选的，在形成逻辑晶体管的浅掺杂区后形成闪存器件的浅掺杂区。
[0009]可选的，所述第二偏移侧墙的厚度为20?700埃。
[0010]可选的，在形成闪存器件的耦合栅、控制栅、浮栅和逻辑晶体管的栅极后，在耦合栅、控制栅、浮栅和逻辑晶体管的栅极的表面形成氧化层。
[0011]可选的，所述氧化层采用炉管热氧化工艺形成。
[0012]可选的，所述控制栅介质层中第一开口的形成过程为:在所述控制栅介质层上形成第一图形化的光刻胶层，第一图形化的光刻胶层暴露出控制栅介质层需要刻蚀的区域；以所述第一图形化的光刻胶层为掩膜，刻蚀所述控制栅介质层，在控制栅介质层中形成第一开口。
[0013]可选的，刻蚀所述控制栅介质层采用等离子刻蚀工艺，等离子体刻蚀工艺采用的气体为 CF4、C4F8, C5F8, C4F6, CH3F, CH2F2 中的一种或几种。
[0014]可选的，在刻蚀控制栅介质层时，过刻蚀部分厚度的第一多晶硅层，使形成的第一开口部分位于第一多晶娃层内。
[0015]可选的，所述第一多晶娃层过刻蚀的厚度为20?100埃。
[0016]可选的，所述第二开口的形成过程为:在第二多晶硅层上形成第二图形化的光刻胶层，所述第二图形化的光刻胶层暴露出第二多晶硅层需要刻蚀的区域；以所述第二图形化的光刻胶层为掩膜，刻蚀所述第二多晶硅层，在第二多晶硅层中形成第二开口，所述第二开口将第一区域上的第二多晶硅层和第二区域上的第二多晶硅层断开。
[0017]可选的，刻蚀所述第二多晶硅层采用等离子刻蚀工艺。
[0018]可选的，所述等离子体刻蚀工艺采用的气体为HBr、Cl2、SF6中的一种或几种。
[0019]可选的，在形成第一多晶硅层之前，在半导体衬底上形成隧穿氧化层。
[0020]可选的，所述控制栅介质层为多层堆叠结构。
[0021]可选的，所述控制栅介质层为氧化硅层-氮化硅层-氧化硅层的三层堆叠结构。
[0022]可选的，在第一偏移侧墙表面上形成第一主侧墙；在第二偏移侧墙表面上形成第二主侧墙。
[0023]可选的，在耦合栅逻辑晶体管侧壁上的第一主侧墙两侧的逻辑区域的半导体衬底内形成耦合栅逻辑晶体管的深掺杂区；在耦合栅、控制栅和浮栅侧壁上的第二主侧墙一侧的第二区域和第一区域的半导体衬底内形成闪存器件的深掺杂区。
[0024]可选的，所述每个存储区域还包括第三区域，第三区域位于第一区域的远离第二区域的一侧。
[0025]可选的，第一多晶硅层、控制栅介质层和第二多晶硅层覆盖第三区域的半导体衬底，第三区域的控制栅介质层中形成有第三开口，第二多晶硅层填充第三开口 ；刻蚀第三开口和第二区域之间的第二多晶硅层、控制栅介质层和第一多晶硅层，在第三区域形成选择栅。
[0026]与现有技术相比，本发明的技术方案具有以下优点:
[0027]先刻蚀去除部分第二多晶硅层，形成第二开口，第二开口将第一区域上的第二多晶硅层和第二区域上的第二多晶硅层断开；在形成第二开口后，逻辑晶体管的栅极的侧壁上形成第一偏移侧墙，在逻辑晶体管的栅极两侧的逻辑区域的半导体衬底内形成逻辑晶体管的浅掺杂区；在耦合栅、控制栅和选择栅的侧壁上形成第二偏移侧墙，在耦合栅、控制栅和浮栅的一侧的第二区域和第一区域的半导体衬底内形成闪存器件的浅掺杂区本发明实施例中先断开第一区域和第二区域的第二多晶硅层，然后形成第一偏移侧墙和第二偏移侧墙，在第二多晶硅层中形成第二开口时，防止第一偏移侧墙或第二偏移侧墙材料对刻蚀第二多晶硅层材料刻蚀的影响，防止第二开口的两端上第二多晶硅层材料的残留，防止了控制栅和耦合栅之间电流的泄露。
[0028]进一步，所述第一偏移侧墙的厚度小于第二偏移侧墙的厚度，在形成逻辑晶体管的浅掺杂区后形成闪存器件的浅掺杂区，以使逻辑晶体管的浅掺杂区后和闪存器件的浅掺杂性能不同，以满足逻辑晶体管的电学性能与闪存器件的电学性能不相同。
[0029]进一步，在刻蚀控制栅介质层时，过刻蚀部分厚度的第一多晶硅层，使形成的第一开口部分位于第一多晶硅层内，防止第一开口内的控制栅介质层材料的残留，影响后续形成的耦合栅的电学性能；所述第一多晶硅层过刻蚀的厚度可以为20?100埃，第一多晶硅层过刻蚀厚度太厚会加大刻蚀的负担，第一多晶硅层过刻蚀厚度太薄的话容易造成控制栅介质层材料的残留。
【附图说明】
[0030]图1?图4为现有技术的闪存器件的结构示意图；
[0031]图5?图12为本发明实施例闪存器件形成过程的结构示意图。
【具体实施方式】
[0032]现有技术的闪存器件在工作时响应速度仍比较慢，闪存器件的性能受到较大的影响，另外，现有技术的闪存器