封装装置及其制作方法
【技术领域】
[0001]本发明是有关于一种封装装置及其制作方法，特别是有关于一种半导体封装装置及其制作方法。
【背景技术】
[0002]在新一代的电子产品中，不断追求更轻薄短小，更要求产品具有多功能与高性能，因此，集成电路(Integrated Circuit, IC)必须在有限的区域中容纳更多电子元件以达到高密度与微型化的要求，为此电子产业开发新型构装技术，将电子元件嵌入基板中，大幅缩小构装体积，也缩短电子元件与基板的连接路径，另外还可利用增层技术(Build-Up)增加布线面积，以符合轻薄短小及多功能的潮流趋势。
[0003]集成电路(Integrated Circuit, IC)的封装技术在高阶技术的需求下，绝大部分的高阶芯片皆采用倒装芯片(Flip Chip, FC)形成，特别是在一种芯片尺寸封装(ChipScale Package, CSP)为目前集成电路基板适用在封装方式的主流产品,其主要应用于智能手机、平板、网通、笔记本电脑等产品，需要在高频高速下运作及需要轻薄短小的集成电路封装。对于封装用的承载板而言，则朝向细线路间距、高密度、薄型化、低成本化与高电气特性发展。
[0004]公知的无芯基板(Coreless Substrate)技术可以摆脱传统基板必须使用BT树脂基覆铜板(Bismaleimide Triazine, BT)或FR-5基板作为核心的限制，进而达到基板材料成本缩减、降低基板使用层数或提升基板I/O密度。而公知的无芯基板最主要可分为模制互连基板(Molded Interconnect1n Substrate, HS)与嵌入式图案电锻(EmbeddedPattern Plating, EPP) 二大类。
[0005]图1为公知的铸模化合物基板结构示意图，其为模制互连基板的无芯基板结构。铸模化合物基板结构10,其包括有第一导电柱层100、金属层110、第二导电柱层120、铸模化合物层(Molding Compound Layer) 130、介电材料层(Dielectric Material Layer) 140>第三导电柱层150及防焊层160。第一导电柱层100具有相对的上表面与下表面，金属层110设置在第一导电柱层的下表面上，第二导电柱层120设置在第一导电柱层100的上表面上。铸模化合物层130设置在第一导电柱层100与第二导电柱层120的部份区域内。介电材料层140设置在铸模化合物层130上，第三导电柱层150设置在第二导电柱层120、铸模化合物层130与介电材料层140上，防焊层160设置在介电材料层140与第二导电柱层150 上。
[0006]然而，上述公知的铸模化合物基板结构依旧具有以下缺点:(I)关于细线路设计必须还要使用介电材料层140来增加铸模化合物层130与各导电柱层之间的结合力，如此将造成制造工艺繁复且成本提高。(2)当防焊层160设置在介电材料层140与第三导电柱层150上时，亦即在球栅阵列(Ball Grid Array, BGA)封装工艺中，球栅阵列开口的解析度与防焊层160的膜层厚度均匀性也都会严重影响后段封装工艺的可靠度。
[0007]图2为公知的嵌入式图案电镀封装结构，其为无芯基板结构。嵌入式图案电镀封装结构20,其包括有第一导电柱层200、第二导电柱层210、介电材料层(DielectricMatetrial Layer) 220、第三导电柱层230、第一防焊层240、第二防焊层250、第一电极层260及第二电极层270。第一导电柱层200具有相对的上表面与下表面,第二导电柱层210设置在第一导电柱层200的上表面上。介电材料层220设置在第一导电柱层200与第二导电柱层210的部份区域内。第三导电柱层230设置在第二导电柱层210与介电材料层220上，第一防焊层240设置在第一导电柱层200与介电材料层220上，第二防焊层250设置在第三导电柱层230与介电材料层220上。第一电极层260设置在第一导电柱层200的下表面上，第二电极层270设置在第三导电柱层230上。
[0008]同理，上述公知的嵌入式图案电镀封装结构依旧具有以下缺点，当第一防焊层240设置在第一导电柱层200与介电材料层220上及第二防焊层250设置在第三导电柱层230与介电材料层220上时。亦即在球栅阵列(Ball Grid Array, BGA)封装工艺中，球栅阵列开口的解析度与第一防焊层240、第二防焊层250的膜层厚度均匀性也都会严重影响后段封装工艺的可靠度。
【发明内容】
[0009]本发明提出一种封装装置及其制作方法，其可直接使用介电材料层进行增层技术布线流程以用来取代公知的铸模化合物基板结构的第一铸模化合物层，其可改善公知的细线路设计必须还要使用介电材料层来增加第一铸模化合物层与各导电层之间的结合力所造成制造工艺繁复且成本提高的缺点。
[0010]本发明提出一种封装装置及其制作方法，其可直接使用第一铸模化合物层来取代公知的铸模化合物基板结构或嵌入式图案电镀封装结构的防焊层，故可避免再使用防焊层的工艺步骤，其可改善公知的球栅阵列开口的解析度差与防焊层的膜层厚度均匀性不佳的缺点，进而提升后段封装工艺的可靠度。
[0011]在本发明一实施例中提出一种封装装置，其包括一第一导线层、一第一导电柱层、一介电材料层、一第二导线层、一第二导电柱层以及一第一铸模化合物层。第一导线层具有相对的一第一表面与一第二表面。第一导电柱层设置于第一导线层的第一表面上，其中第一导线层与第一导电柱层嵌设于介电材料层内。第二导线层设置于第一导电柱层与介电材料层上。第二导电柱层设置于第二导线层上，其中第二导线层与第二导电柱层嵌设于第一铸模化合物层内。
[0012]在本发明一实施例中提出一种封装装置，其中第一导线层的第一表面可高、低或同平面于介电材料层，其可再搭配技术特征差异在于第二导电柱层可高、低或同平面于第一铸模化合物层。
[0013]在本发明一实施例中提出一种封装装置，其中介电材料层可完全包覆或部分包覆第一导线层的表壁，第一铸模化合物层可完全包覆或部分包覆第二导电柱层的表壁。
[0014]在本发明一实施例中提出一种封装装置的制造方法，其步骤包括:提供金属承载板，其具有相对的一第一表面与一第二表面；形成一第一导线层于该金属承载板的该第一表面上；形成一第一导电柱层于该第一导线层上；形成一介电材料层包覆该第一导线层、该第一导电柱层并位于该金属承载板的该第一表面上，其中该第一导线层与该第一导电柱层嵌设于该介电材料层内；露出该第一导电柱层；形成一第二导线层于该第一导电柱层与该介电材料层上；形成一第二导电柱层于该第二导线层上；形成一第一铸模化合物层包覆该第二导线层、该第二导电柱层并位于该介电材料层上，其中该第二导线层与该第二导电柱层嵌设于该第一铸模化合物层内；露出该第二导电柱层；移除该金属承载板。
[0015]在本发明另一实施例中提出一种封装装置，包括一第一导线层、一介电材料层、一第一导电柱层、一第二导线层以及第一铸模化合物层。第一导线层具有相对的一第一表面与一第二表面，其中第一导线层嵌设于介电材料层内。第一导电柱层设置于第一导线层与介电材料层上。第二导线层设置于第一导电柱层上，其中第一导电柱层与第二导线层嵌设于第一铸模化合物层内。
[0016]在本发明另一实施例中提出一种封装装置的制造方法，其步骤包括:提供一金属承载板，其具有相对的一第一表面与一第二表面；形成一第一导线层于金属承载板的第一表面上；形成一介电材料层包覆第一导线层并位于金属承载板的第一表面上，其中第一导线层嵌设于介电材料层内；露出第一导线层；形成一第一导电柱层于第一导线层与介电材料层上；形成一第二导线层于第一导电柱层上；形成一第一铸模化合物层包覆第一导电柱层、第二导线层并位于介电材料层上，其中第一导电柱层与第二导线层嵌设于第一铸模化合物层内；露出第二导线层；移除金属承载板。
【附图说明】
[0017]图1为公知的铸模化合物基板结构示意图；
[0018]图2为公知的嵌入式图形电镀封装结构示意图；
[0019]图3A为本发明第一实施例的封装装置示意图；
[0020]图3B为本发明第二实施例的封装装置示意图；
[0021]图3C为本发明第三实施例的封装装置示意图；
[0022]图3D为本发明第四实施例的封装装置示意图；
[0023]图3E为本发明第五实施例的封装装置示意图；
[0024]图3F为本发明第六实施例的封装装置示意图；
[0025]图3G为本发明第七实施例的封装装置示意图；
[0026]图3H为本发明第八实施例的封装装置示意图；
[0027]图4A为本发明第九实施例的封装装置示意图；
[0028]图4B为本发明第十实施例的封装装置示意图；
[0029]图4C为本发明第i^一实施例的封装装置示意图；
[0030]图4D为本发明第十二实施例的封装装置示意图；
[0031]图4E为本发明第十三实施例的封装装置示意图；
[0032]图4F为本发明第十四实施例的封装装置示意图；
[0033]图4G为本发明第十五实施例的封装装置示意图；
[0034]图4H为本发明第十六实施例的封装装置示意图；
[0035]图5A为本发明第十七实施例的封装装置示意图；
[0036]图5B为本发明第十八实施例的封装装置示意图；
[0037]图5C为本发明第十九实施例的封装装置示意图；
[0038]图为本发明第二十实施例的封装装置示意图；
[0039]图5E为本发明第二i^一实施例的封装装置示意图；
[0040]图5F为本发明第二十二实施例的封装装置示意图；
[0041]图5G为本发明第二十三实施例的封装装置示意图；
[0042]图5H为本发明第二十四实施例的封装装置示意图；
[0043]图6A为本发明第二十五实施例的封装装置示意图；
[0044]图6B为本发明第二十六实施例的封装装置示意图；
[0045]图6C为本发明第二十七实施例的封装装置示意图；
[0046]图6D为本发明第二十八实施例的封装装置示意图；
[0047]图6E为本发明第二十九实施例的封装装置示意图；
[0048]图6F为本发明第三十实施例的封装装置示意图；
[0049]图6G为本发明第三i^一实施例的封装装置示意图；
[0050]图6H为本发明第三十二实施例的封装装置示意图；
[0051]图7A为本发明第三十三实施例的封装装置示意图；
[0052]图7B为本发明第三十四实施例的封装装置示意图；
[0053]图7C为本发明第三十五实施例的封装装置示意图；
[0054]图7D为本发明第三十六实施例的封装装置示意图；
[0055]图7E为本发明第三十七实施例的封装装置示意图；
[0056]图7F为本发明第三十八实施例的封装装置示意图；
[0057]图7G为本发明第三十九实施例的封装装置示意图；
[0058]图7H为本发明第四十实施例的封装装置示意图；
[0059]图8A为本发明第四i^一实施例的封装装置示意图；
[0060]图8B为本发明第四十二实施例的封装装置示意图；
[0061]图8C为本发明第四十三实施例的封装装置示意图；
[0062]图8D为本发明第四十四实施例的封装装置示意图；
[0063]图8E为本发明第四十五实施例的封装装置示意图；
[0064]图8F为本发明第四十六实施例的封装装置示意图；
[0065]图SG为本发明第四十七实施例的封装装置示意图；
[0066]图8H为本发明第四十八实施例的封装装置示意图；
[0067]图9为本发明第一实施例的后段封装装置示意图；
[0068]图10为本发明第一实施例的封装装置制作方法流程图；
[0069]图1lA至图1lN为本发明第一实施例的封装装置制作示意图；
[0070]图12A为本发明第一实施例的另一后段封装装置示意图；
[0071]图12B为本发明第一实施例的又一后段封装装置示意图；
[0072]图13A为本发明第十实施例的后段封装装置示意图；
[0073]图13B为本发明第二十八实施例的后段封装装置示意图；
[0074]图14为本发明第四十九实施例的封装装置示意图；
[0075]图15为本发明第四十九实施例的后段封装装置示意图；
[0076]图16为本发明第四十九实施例的封装装置制作方法流程图；
[0077]图17A至图17M为本发明第四十九实施例的封装装置制作示意图。
[0078]附图标记说明:10-铸模化合物基板结构；100_第一导电柱层；110_金属层；120-第二导电柱层；130_铸模化合物层；140-介电材料层；150-第三导电柱层；160_防焊层；20_嵌入式图案电锻封装结构；200_第一导电柱层；210_第二导电柱层；220_介电材料层；230_第三导电柱层；240_第一防焊层；250_第二防焊层；260_第一电极层；270_第二电极层;30A、30B、30C、30D、30E、30F、30G、30H-封装装置;40A、40B、40C、40D、40E、40F、40G、40H-封装装置;50A、50B、50C、50D、50E、50F、50G、50H-封装装置;60A、60B、60C、60D、60E、60F、60G、60H-封装装置;70A、70B、70C、70D、70E、70F、70G、70H_ 封装装置；80A、80B、80C、80D、80E、80F、80G、80H-封装装置；30A’ -封装装置；90A、90A’ -封装装置；300、300A、300’-第一导线层；302、302A、302’-第一导线层的第一表面；304、304A、304’-第一导线层的第二表面；310_第一导电柱层；310’_第二导线层；310A-第一导电柱层；310B_第二导线层；310C-第二导电柱层；320、320A-介电材料层；330_第二导线层；330’ -第一导电柱层；330A-第三导线层；332’ -第一导电柱层的第一表面；34