用于半导体器件的接触及其形成方法
【专利说明】用于半导体器件的接触及其形成方法
[0001]相关串请的交叉引用
[0002]本申请涉及下列共同未决并且共同转让的专利申请:序列号N0.13/932，851，代理档案号N0.1NF 2010P 50393US01，提交于2013年7月I日；序列号N0.12/833，755，代理档案号N0.1NF2010P 50393，提交于2010年7月9日，美国专利8，487，440，所述申请通过引用合并于此。
技术领域
[0003]本发明大致涉及半导体器件，并且在具体实施例中涉及用于半导体器件的接触及其方法。
【背景技术】
[0004]半导体器件使用在很多电子设备以及其他应用中。半导体器件包括通过以下方式在半导体晶片之上形成的集成电路:在半导体晶片上沉积多种类型的材料薄膜并且对所述材料薄膜进行构图从而形成集成电路。
[0005]半导体器件通过前侧接触和背侧接触耦合到外部电路。形成具有低电阻和良好的机械性能的背侧接触是集成电路的挑战之一，尤其是随着封装尺寸按比例缩小更是如此。
【发明内容】
[0006]根据本发明的实施例，一种形成半导体器件的方法包括提供半导体衬底，所述半导体衬底具有与顶表面相对的底表面，在顶表面上布置有电路。所述方法进一步包括在所述半导体衬底的底表面之上形成包括第一金属的第一金属层。所述第一金属层通过在沉积粘合增进剂之后沉积第一金属而形成。
[0007]根据本发明的替代实施例，一种形成半导体器件的方法包括清洗半导体衬底从而暴露半导体衬底的半导体材料。所述半导体材料暴露在所述半导体衬底的基本上整个主表面之上。在不破坏真空的情况下，在引入粘合增进剂之后沉积金属层。在金属层中的金属与半导体衬底的半导体材料形成硅化物。
[0008]根据本发明的替代实施例，一种半导体器件包括布置在半导体衬底的顶表面之上的金属化层。所述半导体衬底具有与顶表面相对的底表面。在半导体衬底的底表面处布置粘合增进剂。在所述半导体衬底的底表面之上布置金属硅化物层。所述金属硅化物层围绕所述粘合增进剂形成。在所述金属硅化物层和粘合增进剂之上沉积第一金属层。所述第一金属层的金属与金属硅化物层的金属相同。
【附图说明】
[0009]为了对本发明及其优势有更为全面的理解，现结合附图参考下述描述，其中:
[0010]图1A-图1D描述了根据本发明实施例的半导体器件，其中图1A描述了横截面图，图1B描述了放大的横截面图，图1C描述了放大的顶视图，并且图1D描述了顶视图；
[0011]图2描述了根据本发明实施例的在前侧形成器件之后的半导体器件的横截面图；
[0012]图3描述了根据本发明实施例的在前侧处理之后的半导体器件的横截面图；
[0013]图4描述了根据本发明实施例的在清洗衬底的背侧从而去除自然氧化物和杂质之后的半导体器件的横截面图；
[0014]图5描述了根据本发明实施例的在形成背侧金属化层用于接触衬底之后的半导体器件的横截面图；
[0015]图6描述了根据本发明实施例的在衬底的背侧沉积第一金属层之前用于清洗背表面的等离子体蚀刻工具；
[0016]图7描述了根据本发明实施例的用于在衬底的背侧形成第一金属层的物理气相沉积系统；
[0017]图8描述了示出根据本发明实施例的连续粘合增进剂的背侧金属化层的放大的横截面图；
[0018]图9A描述了所加入的铝剂量比对在第一金属层和衬底之间的接触电阻的变化的示意图；
[0019]图9B描述了根据本发明实施例的硅化钛、铝以及钛的示意性剂量变化；以及
[0020]图10描述了示出本发明应用于与浅结的接触的本发明的替代实施例。
【具体实施方式】
[0021]下面详细描述各种实施例的实现和利用。然而应当理解的是，本发明提供了可以在多种特定的上下文中实施的多种可应用的发明概念。所讨论的特定实施例仅仅描述了实现和利用本发明的特定方式，并不限制本发明的范围。
[0022]将就特定上下文下的各种实施例来描述本发明，也就是用于半导体器件的背侧接触。然而本发明也可以应用于其他类型的器件和接触。
[0023]在晶片的背表面处形成机械上稳定的接触对于形成接触而言非常重要。传统上，在硅衬底和钛之间的界面处使用铝层用于接触形成。然而，铝容易被腐蚀并且易于受尖峰(金属尖峰)影响，因此无法用于小封装。此外，针对接触浅结而言，铝的表面粗糙度可能导致跨越结的短路。另外较之于例如钛的其他金属层而言，铝层增加接触电阻。
[0024]可替代地，为了避免这些问题，在清洗晶片表面之后沉积钛层。然而，当沉积钛层的厚层时，钛层可能不具有所需要的与衬底的机械粘合并且可能由于分层、剥离或其他而产生缺陷。
[0025]已经发现氢等离子体清洗用以改进硅化钛层的形成，尤其是当不执行接下来的高温退火时。然而，如果在钛沉积之后需要接下来的高温退火(例如，出于其他原因)，则氢等离子体清洗不足以产生具有与衬底的良好粘合的钛层。换句话说，如果在钛沉积之后接着进行了高温退火，那么钛层可能有时容易分层，即使在钛沉积之前预先进行了氢等离子体预清洗。例如，发明人已经发现如果执行了高温退火(例如，在375°或更高)，那么随着退火的热预算的增加，(例如利用胶带测试所测量的)粘合强度逐渐恶化。发明人利用透射电子显微镜法观察到在钛和硅之间形成有五到十个原子层的多晶TiSi层。发明人假定高温退火会使该多晶TiSi层降级从而导致不佳的粘合。
[0026]在各种实施例中，本发明通过利用粘合增进剂克服了这些以及其他的问题，所述粘合增进剂改善了例如钛层的厚金属层的机械粘合而不会使得接触电阻降级。换句话说，粘合增进剂被设计为不对接触的电气电阻产生影响。具有优势地，无需任何显著的成本增加或者前侧金属化或器件的降级就可以实现该改善。
[0027]正如将在本发明的各个实施例中所描述的，当在钛和硅之间使用了粘合增进剂(例如，薄铝层、碳、氧化硅)时，即使紧接着执行了高温退火，粘合也极大地得到改善。例如，当沉积的粘合增进剂的剂量非常低时，则粘合增进剂可以不再形成为连续的层而是可以形成岛状结构，这使得其不会在电气性能中发挥作用。
[0028]首先利用图1对本发明的结构性实施例进行描述。将利用图2-图5对用于制造半导体器件的方法进行描述。利用图6和图7对实现本发明实施例的工艺工具进行描述。利用图8-图10对附加的结构性实施例进行描述。
[0029]图1A-图1D描述了根据本发明实施例的半导体器件。图1A描述了横截面图，图1B描述了放大的横截面图，图1C描述了放大的顶视图，并且图1D描述了顶视图。
[0030]图1A描述了具有衬底200的半导体器件10的横截面图。所述衬底200包括顶表面202和相对的底表面203。在各种实施例中，衬底200包括硅或其他包括例如Ge、InSb,GaAs、GaN、InP、SiGe或SiC的复合半导体的半导体材料。衬底200还可以包括绝缘衬底上的半导体，例如绝缘体上硅(SOI)和异质外延层。在各种实施例中，所述衬底200可以包括一个或多个外延层。
[0031]衬底200包括与顶表面202相邻的器件区域204。所述器件区域204可以包括有源电路并且可以包括晶体管、电阻器、电容器、电感器或其他用于形成集成电路的组件。在各种实施例中，器件区域204可以包括多个器件(集成电路)或分立的器件。在器件区域204中的器件可以采用适当的方式进行分离，例如包括隔离槽以及诸如阱隔离的掺杂方案。
[0032]在一个或多个实施例中，器件区域204包括垂直晶体管。例如，衬底200可以包括一个或多个在顶表面202处具有源极接触和栅极接触并且在底表面203处具有漏极接触的功率晶体管。
[0033]多个金属化层布置在器件区域204之上并且形成后段制程(BEOL)层275。BEOL层275可以包括多层级的金属线和过孔，其共同将器件204之内的器件进行互连并且提供到外部电路或衬底200之上的相邻电路的电气连接。基于在半导体衬底200的器件区域中的器件类型来选择BEOL层275内的金属层级的数目。例如，在逻辑器件之上的BEOL层275可以包括很多铜层，例如，九层或更多层。在例如DRAM的存储器器件或模拟器件中，金属层级的数目可以更少并且可以是铝的。BEOL层275以及半导体衬底200的器件区域共同形成完整的功能性集成电路。换句话说，芯片的电气功能可以通过互连的有源电路来完成。
[0034]可以在BEOL层275之上形成钝化层290从而保护BEOL层275并且使BEOL层275钝化。钝化层290可以包括接合焊盘292从而将外部电路连接到BEOL层275。可代替地，可以形成其他类型的接触，包括凸点下金属化(UBM)以及/或者再分配线(RDL)，从而适当地将外部电路连接到BEOL层275。
[0035]参照图1A，衬底200还包括在底表面203之上的背侧金属化。所述背侧金属化可以用来形成焊料接触或扩散接合。背侧金属化可以用来创建到半导体衬底200的电气接触。所述接触可以用来通过UBM或RDL耦合到贯穿衬底的过孔(TSV)用于芯片堆叠，以及/或耦合到散热器。
[0036]在各种实施例中，衬底200的底表面203