用于半导体封装件的重构技术的制作方法
【专利说明】用于半导体封装件的重构技术
[0001]相关申请的交叉引用
[0002]本申请要求于2014年4月22日提交的美国临时申请第61/982，442号和于2014年4月28日提交的美国专利申请第14/263,718号的优先权，其全部内容通过引用并入本文。
技术领域
[0003]本文描述的主题涉及用于半导体封装件的重构技术。
【背景技术】
[0004]对于移动无线设备，期望这些设备执行的功能的数量随着时间继续增加，并且被开发以在这些设备中实现来执行这些功能的半导体管芯或者芯片的数目也因此增加。因此，将多个管芯或者芯片结合到单个封装件里的能力变得更加重要，因为这提供了关于X、Y和Ζ尺寸的较小形状因子的益处和降低的成本。
【发明内容】
[0005]描述了用于半导体封装件的重构技术的方法、系统和装置，该半导体封装件的重构技术基本上如附图所示和/或在本文中结合至少一个附图来描述，如在权利要求中更完整提出。
[0006]本公开提供了一种多芯片模块，包括:至少两个半导体封装件，所述至少两个半导体封装件中的每个包括:基板，具有第一表面和与所述第一表面相对的第二表面；至少一个半导体管芯，耦接至所述基板的所述第一表面；以及第一封装材料，封装所述至少一个管芯和所述基板的所述第一表面；以及第二封装材料，至少部分封装所述至少两个半导体封装件。
[0007]在上述多芯片模块中，所述至少两个半导体封装件中的每个进一步包括:多个互连件，耦接至所述基板的所述第二表面，所述多个互连件通过所述第二封装材料被部分封装。
[0008]在上述多芯片模块中，所述多个互连件包括多个焊球。
[0009]在上述多芯片模块中，所述至少两个半导体封装件中的第一半导体封装件侧向邻近于所述至少两个半导体封装件中的第二半导体封装件，使得所述第一半导体封装件的所述基板基本上与所述第二半导体封装件的所述基板共面。
[0010]在上述多芯片模块中，所述至少两个半导体封装件中的至少一个包括多个管芯。
[0011]在上述多芯片模块中，所述至少两个半导体封装件中的至少一个包括耦接至所述至少两个半导体封装件中的所述至少一个的至少相应的第一表面的屏蔽层。
[0012]上述多芯片模块进一步包括:互连件，耦接所述至少两个半导体封装件，所述互连件被所述第二封装材料封装。
[0013]在上述多芯片模块中，所述互连件包括接合线。
[0014]本公开提供了一种方法，包括:放置第一半导体封装件和第二半导体封装件，使得所述第一半导体封装件侧向邻近于所述第二半导体封装件，所述第一半导体封装件和所述第二半导体封装件中的每个具有第一表面和与所述第一表面相对的第二表面，所述第二表面中的每个具有多个互连件；以及在封装材料中至少部分封装所述第一半导体封装件和所述第二半导体封装件。
[0015]在上述方法中，所述放置包括:将粘合材料层施加至所述第一半导体封装件的所述第一表面和所述第二半导体封装件的所述第一表面。
[0016]在上述方法中，所述至少部分封装包括:在所述第一半导体封装件和所述第二半导体封装件的所述多个互连件上施加至少一膜层；在所述至少一膜层与所述第一半导体封装件和所述第二半导体封装件的所述第二表面之间施加封装材料；以及去除所述至少一膜层，所述第一半导体封装件和所述第二半导体封装件的所述多个互连件通过所述封装材料而被至少部分暴露。
[0017]在上述方法中，所述多个互连件包括多个焊球。
[0018]在上述方法中，所述第一半导体封装件或者所述第二半导体封装件中的至少一个包括在所述第一半导体封装件或者所述第二半导体封装件中的所述至少一个的所述第一表面上基本上包围至少一个集成电路管芯的屏蔽层。
[0019]上述方法进一步包括:利用互连件电气并机械地耦接所述第一半导体封装件与所述第二半导体封装件；并且所述至少部分封装包括利用所述第二封装材料封装所述互连件。
[0020]在上述方法中，所述电气并机械地耦接包括:利用至少一个接合线将所述第一半导体封装件与所述第二半导体封装件耦接在一起。
[0021]本公开提供了一种半导体封装件，包括:基板，具有第一表面和与所述第一表面相对的第二表面；一个或多个第一互连件，耦接至所述基板的所述第一表面；一个或多个第二互连件，耦接至所述基板的所述第一表面；以及封装材料，完全封装所述一个或多个第一互连件和所述基板的所述第一表面，并且部分封装所述一个或多个第二互连件，使得所述一个或多个第二互连件通过所述封装材料被部分暴露。
[0022]在上述半导体封装件中，所述一个或多个第一互连件和所述一个或多个第二互连件是焊球。
[0023]上述半导体封装件进一步包括:集成电路管芯，被安装至所述基板的所述第一表面。
[0024]在上述半导体封装件中，所述一个或多个第一互连件经由在所述基板的所述第一表面上形成的绝缘层中的第一组开口耦接至所述基板的所述第一表面，并且所述一个或多个第二互连件经由形成在所述绝缘层中的第二组开口耦接至所述基板的所述第一表面，其中，所述第一组开口具有第一宽度并且所述第二组开口具有小于所述第一宽度的第二宽度。
[0025]在上述半导体封装件中，小于所述第一宽度的所述第二宽度使所述一个或多个第二互连件与所述基板的所述第一表面的间隔距离大于所述一个或多个第一互连件与所述基板的所述第一表面的间隔距离。
【附图说明】
[0026]并入本文中并组成说明书的一部分的附图示出了实施方式，并与说明书一起进一步用来解释实施方式的原理，并使得相关领域的技术人员能够实施和使用实施方式。
[0027]图1示出了根据本文描述的实施方式的重构的多芯片模块的截面图。
[0028]图2示出了根据本文描述的实施方式的提供用于形成重构的多芯片模块的示例步骤的流程图。
[0029]图3A示出了根据本文描述的实施方式的被放置为侧向邻近于彼此的三个半导体封装件的截面图。
[0030]图3B示出了根据本文描述的实施方式的三个半导体封装件在被附接至粘合材料层之后的截面图。
[0031]图3C示出了根据本文描述的实施方式的三个半导体封装件在通过一个或多个互连件耦接之后的截面图。
[0032]图3D示出了根据本文描述的实施方式的在三个半导体封装件上执行的膜辅助模制工艺的截面图。
[0033]图3E示出了根据本文描述的实施方式的重构的多芯片模块的截面图。
[0034]图3F至图3G示出了根据实施方式的可被重构的条封装件和板封装件的示例。
[0035]图3H至图31示出了根据实施方式的可被重构的封装(encapsulated，封包)的条封装件和板封装件的示例。
[0036]图4示出了根据本文描述的实施方式的包括自对准特征的半导体封装件的截面图。
[0037]图5示出了根据本文描述的实施方式的提供用于形成包括自对准特征的半导体封装件的示例步骤的流程图。
[0038]图6A示出了根据本文描述的实施方式的基板在经由一个或多个第一开口而暴露该基板的导电层的一个或多个第一区域之后的截面图。
[0039]图6B示出了根据本文描述的实施方式的基板在经由一个或多个第二开口而暴露导电层的一个或多个第二区域之后的截面图。
[0040]图6C示出了根据本文描述的实施方式的基板在被附接至粘合材料层之后的截面图。
[0041]图6D示出了根据本文描述的实施方式的基板在导电层的一个或多个第一区域上形成一个或多个第一互连件之后的截面图。
[0042]图6E示出了根据本文描述的实施方式的在图6D中示出的基板的平面图。
[0043]图6F示出了根据本文描述的实施方式的基板在导电层的一个或多个第二区域上形成一个或多个第二互连件之后的截面图。
[0044]图6G示出了根据本文描述的实施方式的在图6F中示出的基板的平面图。
[0045]图6H示出了根据本文描述的实施方式的在基板上执行的膜辅助模制工艺的截面图。
[0046]图61示出了根据本文描述的实施方式的基板在完成膜辅助模制工艺之后的截面图。
[0047]图6J示出了根据本文描述的实施方式的在图61中示出的基板的平面图。
[0048]图6K示出了根据本文描述的实施方式的基板在通过封装基板的封装材料形成穿塑孔(through-mold vias)之后的截面图。
[0049]图6L示出了根据本文描述的实施方式的在图6K中示出的基板的平面图。
[0050]图6M和图6N不出了根据实施方式的可并行处理的条基板和板基板的不例。
[0051]图60和图6P示出了根据实施方式的可并行处理的封装的条基板和板基板的示例。
[0052]现将参考附图描述实施方式。在附图中，类似的参考标号表示相同或者功能上类似的元件。另外，参考标号的最左边的数字确定参考标号第一次出现的附图。
【具体实施方式】
[0053]1.引言
[0054]本说明书公开多个示例性实施方式。本专利申请的范围不限于公开的实施方式，还包括公开的实施方式、以及公开的实施方式的修改的组合。
[0