[0049](5)在半导体衬底1和硅通孔的上表面进行化学机械抛光，直到半导体衬底1和硅通孔的上表面平整后为止。
[0050]进一步地，步骤(2)中重掺杂硅屏蔽层2为P型重掺杂硅屏蔽层，重掺杂硅屏蔽层2的厚度为0.1 μπι。
[0051]进一步地，介质层3为二氧化娃层，介质层3的厚度为0.1 μπι。
[0052]进一步地，金属柱层4为铜柱，金属柱层4的半径为2 μ m。
[0053]具体实施例2
[0054]如图2所示，一种重掺杂硅屏蔽硅通孔结构，从外向内依次为半导体衬底1、重掺杂娃屏蔽层2、介质层3和金属柱层4，
[0055]重掺杂硅屏蔽层2的厚度为1 μ m ;
[0056]介质层3为氮化娃层，介质层3的厚度为1 μ m ;
[0057]金属柱层4的半径为5 μ m。
[0058]进一步地，半导体衬底1为硅衬底。
[0059]进一步地，重掺杂娃屏蔽层2为N型重掺杂娃屏蔽层，其作用为屏蔽噪声信号。
[0060]进一步地，金属柱层4为铝柱，金属柱层4用于信号传输。
[0061]如图1和图3?7所示，一种重掺杂硅屏蔽硅通孔的制造方法，包括以下步骤:
[0062](1)在半导体衬底1上通过反应离子的方式刻蚀通孔，通孔孔径为14 μ m ;
[0063](2)在步骤(1)通孔的内表面通过高温扩散和离子注入制备重掺杂硅屏蔽层2 ;
[0064](3)在步骤(2)通孔的内表面通过化学气相淀积法制备介质层3 ;
[0065](4)在步骤(3)介质层3的表面通过物理气相淀积法制备金属柱层4，直至完全填满为止；
[0066](5)在半导体衬底1和硅通孔的上表面进行化学机械抛光，直到半导体衬底1和硅通孔的上表面平整后为止。
[0067]进一步地，步骤(2)中重掺杂硅屏蔽层2为N型重掺杂硅屏蔽层，重掺杂硅屏蔽层2的厚度为1 μπι。
[0068]进一步地，介质层3为氮化娃层，介质层3的厚度为1 μ m。
[0069]进一步地，金属柱层4为招柱，金属柱层4的半径为5 μ m。
[0070]具体实施例3
[0071]如图2所示，一种重掺杂硅屏蔽硅通孔结构，从外向内依次为半导体衬底1、重掺杂娃屏蔽层2、介质层3和金属柱层4，
[0072]重掺杂娃屏蔽层2的厚度为0.5 μ m ;
[0073]介质层3为5氮氧化娃层5，介质层3的厚度为0.5 μ m ;
[0074]金属柱层4的半径为4 μ m。
[0075]进一步地，半导体衬底1为娃衬底。
[0076]进一步地，重掺杂娃屏蔽层2为P型重掺杂娃屏蔽层，其作用为屏蔽噪声信号。
[0077]进一步地，金属柱层4为铜柱，金属柱层4用于信号传输。
[0078]如图1和图3?7所示，一种重掺杂硅屏蔽硅通孔的制造方法，包括以下步骤:
[0079](1)在半导体衬底1上通过反应离子的方式刻蚀通孔，通孔孔径为10 μ m ;
[0080](2)在步骤(1)通孔的内表面通过高温扩散和离子注入制备重掺杂硅屏蔽层2 ;
[0081](3)在步骤(2)通孔的内表面通过化学气相淀积法制备介质层3 ;
[0082](4)在步骤(3)介质层3的表面通过物理气相淀积法制备金属柱层4，直至完全填满为止；
[0083](5)在半导体衬底1和硅通孔的上表面进行化学机械抛光，直到半导体衬底1和硅通孔的上表面平整后为止。
[0084]进一步地，步骤(2)中重掺杂硅屏蔽层2为P型重掺杂硅屏蔽层，重掺杂硅屏蔽层2的厚度为0.5 μπι。
[0085]进一步地，介质层3为氮氧化娃层，介质层3的厚度为0.5 μ m。
[0086]进一步地，金属柱层4为铜柱，金属柱层4的半径为4 μ m。
[0087]上面对本发明的实施方式做了详细说明。但是本发明并不限于上述实施方式，在所属技术领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下做出各种变化。
【主权项】
1.一种重掺杂娃屏蔽娃通孔结构，其特征在于，从外向内依次为半导体衬底、重掺杂娃屏蔽层、介质层和金属柱层， 所述重掺杂硅屏蔽层的厚度为0.1?1 μm，所述介质层为二氧化硅层、氮化硅层、氮氧化娃层中的一种，所述介质层的厚度为0.1?1 μm，所述金属柱层的半径为2?5 μπι。2.根据权利要求1所述的一种重掺杂硅屏蔽硅通孔结构，其特征在于，所述半导体衬底为硅衬底。3.根据权利要求1所述的一种重掺杂硅屏蔽硅通孔结构，其特征在于，所述重掺杂硅屏蔽层为Ρ型重掺杂硅屏蔽层或Ν型重掺杂硅屏蔽层。4.根据权利要求1所述的一种重掺杂硅屏蔽硅通孔结构，其特征在于，所述重掺杂硅屏蔽层接地。5.根据权利要求1所述的一种重掺杂硅屏蔽硅通孔结构，其特征在于，所述金属柱层为铜柱或招柱。6.一种重掺杂硅屏蔽硅通孔的制造方法，其特征在于，包括以下步骤: (1)在半导体衬底上通过反应离子的方式刻蚀通孔，所述通孔孔径为4.2?14 μπι ; (2)在步骤(1)所述通孔的内表面通过高温扩散和离子注入制备重掺杂硅屏蔽层； (3)在步骤(2)所述通孔的内表面通过化学气相淀积法制备介质层； (4)在步骤(3)所述介质层的表面通过物理气相淀积法制备金属柱层，直至完全填满为止； (5)在半导体衬底和硅通孔的上表面进行化学机械抛光，直到半导体衬底和硅通孔的上表面平整后为止。7.根据权利要求6所述的一种重掺杂硅屏蔽硅通孔的制造方法，其特征在于，步骤(2)中所述重掺杂硅屏蔽层为Ρ型重掺杂硅屏蔽层或Ν型重掺杂硅屏蔽层，所述重掺杂硅屏蔽层的厚度为0.1?1 μπι。8.根据权利要求6所述的一种重掺杂硅屏蔽硅通孔的制造方法，其特征在于，所述介质层为二氧化硅层或氮化硅层或氮氧化硅层，所述介质层的厚度为0.1?1 μπι。9.根据权利要求6所述的一种重掺杂硅屏蔽硅通孔的制造方法，其特征在于，所述金属柱层为铜柱或铝柱，所述金属柱层的半径为2?5 μπι。
【专利摘要】本发明涉及一种重掺杂硅屏蔽硅通孔结构及其制造方法。一种重掺杂硅屏蔽硅通孔结构，从外向内依次为半导体衬底、重掺杂硅屏蔽层、介质层和金属柱层，重掺杂硅屏蔽层的厚度为0.1～1μm，介质层的厚度为0.1～1μm；金属柱层的半径为2～5μm。一种重掺杂硅屏蔽硅通孔的制造方法，包括(1)在半导体衬底上通过反应离子的方式刻蚀通孔；(2)在通孔的内表面通过高温扩散和离子注入制备重掺杂硅屏蔽层；(3)在通孔的内表面通过化学气相淀积法制备介质层；(4)在介质层的表面通过物理气相淀积法制备金属柱层，直至完全填满为止；(5)在半导体衬底和硅通孔的上表面进行化学机械抛光，直到半导体衬底和硅通孔的上表面平整后为止。
【IPC分类】H01L23/538, H01L21/768
【公开号】CN105280617
【申请号】CN201510671943
【发明人】尹湘坤, 朱樟明, 杨银堂, 李跃进, 丁瑞雪
【申请人】西安电子科技大学
【公开日】2016年1月27日
【申请日】2015年10月15日