半导体器件及其制造方法
【专利说明】半导体器件及其制造方法
[0001]对相关申请的交叉引用
[0002]这里，通过引用并入2014年5月27日提交的日本专利申请N0.2014-109583的公开(包括说明书、附图和摘要)的全部内容。
技术领域
[0003]本发明涉及半导体器件及其制造方法，并且可优选用于例如包含固态图像传感器的半导体器件及其制造方法中。
【背景技术】
[0004]使用CMOS(互补金属氧化物半导体)的CMOS图像传感器正被开发作为要用于数字照相机等中的固态图像传感器(以下，也简称为图像传感器)。该CMOS图像传感器具有用于分别检测光的以矩阵图案布置的多个像素。在每一个像素中形成光电转换元件，诸如用于检测光以产生电荷的光电二极管。
[0005]在这种CMOS图像传感器中，为了随着像素数量的增加提高光进入每一个像素的效率，在每一个像素中的光电二极管之上形成光学波导。
[0006]日本未审查专利申请公开N0.2012-186364(专利文献I)公开了在固态图像传感器中设置要在半导体基板中形成以将光转换成信号电荷的光接收部分和具有在透光层中形成的芯部的光学波导的技术。另外，非专利文献I公开了在光电二极管之上形成包含氮化硅膜的光学波导的技术。
[0007][现有技术文献]
[0008][专利文献]
[0009][专利文献I]日本未审查专利申请公开N0.2012-186364
[0010][非专利文献]
[0011][非专利文献 1]H.Watanabe et al.，"A 1.4 micron front-sideilluminated image sensor with novel light guiding structure consisting ofstacked lightpipes,,，2011 IEEE Internat1nal Electron Devices Meeting(IEDM2011)，pp.179-182(2011)。
【发明内容】
[0012]在包含这种CMOS图像传感器的半导体器件中，通过在包含例如氧化硅膜的绝缘膜之中在要用作光学波导的部分中形成凹形部分，以及通过在形成的凹形部分中嵌入包含例如氮化硅膜并且要用作光学波导的绝缘膜。光学波导内部的折射率可大于光学波导外部的折射率。
[0013]但是，难以用包含例如氮化硅膜的绝缘膜填充凹形部分的内部。还难以在用绝缘膜填充凹形部分之后通过研磨或抛光使在凹形部分外部形成的绝缘膜平坦化。
[0014]并且，进入光电二极管的入射光在通过嵌入凹形部分中的包含绝缘膜的光学波导时衰减，由此，进入光电二极管的入射光的光量减少，这导致CMOS图像传感器的灵敏度的降低以及半导体器件的性能的降低。
[0015]从本说明书的描述和附图，其它的问题和新的特征将变得清楚。
[0016]根据一个实施例，在半导体器件中，绝缘膜部分在半导体基板的主表面之上形成以覆盖光电二极管；在与光电二极管的中心重叠的部分中的绝缘膜部分的上表面中形成凹形部分；以及透射膜在绝缘膜部分之上形成以闭合凹形部分。通过凹形部分和透射膜形成空间，并且该空间被布置为在平面图中与光电二极管的中心重叠。
[0017]根据另一实施例，在半导体器件的制造方法中，绝缘膜部分在半导体基板的主表面之上形成以覆盖光电二极管；在与光电二极管的中心重叠的部分中的绝缘膜部分的上表面中形成凹形部分；以及透射膜在绝缘膜部分之上形成以闭合凹形部分。通过凹形部分和透射膜形成空间，并且该空间被布置为在平面图中与光电二极管的中心重叠。
[0018]根据一个实施例，可以提高半导体器件的性能。
【附图说明】
[0019]图1是示出像素的配置例子的电路图；
[0020]图2是示出第一实施例的半导体器件中的像素的平面图；
[0021]图3是示出要形成第一实施例的半导体器件的半导体基板和元件区域的平面图；
[0022]图4是示出在第一实施例的半导体器件的周边电路区域中形成的晶体管的平面图；
[0023]图5是示出第一实施例的半导体器件的配置的截面图；
[0024]图6是示出第一实施例的半导体器件的配置的截面图；
[0025]图7是示出第一实施例的半导体器件的像素的例子的平面图；
[0026]图8是示出第一实施例的半导体器件的像素的另一例子的平面图；
[0027]图9是示出第一实施例的半导体器件的像素的另一例子的截面图；
[0028]图10是示意性地示出η型阱与P型阱之间的边界处的杂质浓度的变化的示图；
[0029]图11是示出第一实施例的半导体器件的制造步骤的一部分的制造处理流程图；
[0030]图12是示出第一实施例的半导体器件的制造步骤的一部分的制造处理流程图；
[0031]图13是示出第一实施例的半导体器件的制造步骤的截面图；
[0032]图14是示出第一实施例的半导体器件的制造步骤的截面图；
[0033]图15是示出第一实施例的半导体器件的制造步骤的截面图；
[0034]图16是示出第一实施例的半导体器件的制造步骤的截面图；
[0035]图17是示出第一实施例的半导体器件的制造步骤的截面图；
[0036]图18是示出第一实施例的半导体器件的制造步骤的截面图；
[0037]图19是示出第一实施例的半导体器件的制造步骤的截面图；
[0038]图20是示出第一实施例的半导体器件的制造步骤的截面图；
[0039]图21是示出第一实施例的半导体器件的制造步骤的截面图；
[0040]图22是示出第一实施例的半导体器件的制造步骤的截面图；
[0041]图23是示出第一实施例的半导体器件的制造步骤的截面图；
[0042]图24是示出第一实施例的半导体器件的制造步骤的截面图；
[0043]图25是示出第一实施例的半导体器件的制造步骤的截面图；
[0044]图26是示出第一实施例的半导体器件的制造步骤的截面图；
[0045]图27是示出第一实施例的半导体器件的制造步骤的截面图；
[0046]图28是示出第一实施例的半导体器件的制造步骤的截面图；
[0047]图29是示出第一实施例的变型的半导体器件的配置的截面图；
[0048]图30是示出第一实施例的变型的半导体器件的配置的截面图；
[0049]图31是示出第一实施例的变型的半导体器件的制造步骤的截面图；
[0050]图32是示出第一实施例的变型的半导体器件的制造步骤的截面图；
[0051]图33是示出第一实施例的变型的半导体器件的制造步骤的截面图；
[0052]图34是示出第一实施例的变型的半导体器件的制造步骤的截面图；
[0053]图35是示出第一实施例的变型的半导体器件的制造步骤的截面图；
[0054]图36是示出第一实施例的变型的半导体器件的制造步骤的截面图；
[0055]图37是示出第一实施例的变型的半导体器件的制造步骤的截面图；
[0056]图38是示出第一实施例的变型的半导体器件的制造步骤的截面图；
[0057]图39是示出第一比较例的半导体器件的配置的截面图；
[0058]图40是示出第二比较例的半导体器件的配置的截面图；
[0059]图41是示出第二实施例的半导体器件的配置的截面图；
[0060]图42是示出第二实施例的半导体器件的制造步骤的一部分的制造处理流程图；
[0061]图43是示出第二实施例的半导体器件的制造步骤的截面图；
[0062]图44是示出第二实施例的半导体器件的制造步骤的截面图；
[0063]图45是示出第二实施例的半导体器件的制造步骤的截面图；
[0064]图46是示出第三实施例的半导体器件的配置的截面图；
[0065]图47是示出第三实施例的半导体器件的配置的截面图；
[0066]图48是示出第三实施例的半导体器件的制造步骤的一部分的制造处理流程图；
[0067]图49是示出第三实施例的半导体器件的制造步骤的截面图；
[0068]图50是示出第三实施例的半导体器件的制造步骤的截面图；以及
[0069]图51是示出第三实施例的半导体器件的制造步骤的截面图。
【具体实施方式】
[0070]在以下的实施例中，为了方便，当必要时，通过将实施例分成多个部分或实施例进行描述；但是，除非另外指示，否则，它们不相互独立，而是一方作为变更例、细节、补充说明等与其它部分或全部有关。
[0071]在以下的实施例中，当提到要素的数等(包含个数、数值、量、范围等)时，除非另外指示，或者除了当该数在原理上明显限于特定数时，该数不限于特定数，而可以比特定数多或少。
[0072]在以下的实施例中，不用说，除非另外指示，或者除了当被认为在原理上明显必不可少时，构成要素(包含要素步骤等)不总是必不可少的。类似地，在以下的实施例中，当提到构成要素等的形状和位置关系等时，除非另外指示，或者除了当被认为在原理上明显是另外的情况时，也应包括与该形状等基本上相同或类似的那些。这也适用于上述的数值和范围。
[0073]以下，将参照附图详细描述典型的实施例。在用于解释实施例的各图中，将用相同的附图标记示出具有相同功能的组件，并且将省略其重复的描述。在以下的实施例中，除非特别必要，将不在原理上重复相同或类似部分的描述。
[0074]在要用于实施例中的图中，即使在截面图中，为了易于理解图，也可省略阴影。相反，即使在平面图中，出于相同的原因，也可使用阴影。
[0075]在截面图或平面图中，各部分的尺寸不与实际器件的尺寸对应，并且，出于相同的原因，特定部分可被显示为相对大。即使平面图或截面图对应，各部分的尺寸也可在改变之后被显不。
[0076]当在以下的实施例中由A至B代表范围时，除非另外指示，它代表从A至B (包含)。
[0077](第一实施例)以下，将参照附图详细描述第一实施例的半导体器件的结构和制造步骤。在第一实施例中，将描述半导体器件包含CMOS图像传感器的例子。
[0078]<半导体器件的配置 > 图1是示出像素的配置例子的电路图。在图1中示出一个像素，但在诸如照相机的电子装置中实际使用的像素数可以为几百万个。
[0079]如图1所示，像素HJ例如由光电二极管H)和四个MOSFET形成。这些MOSFET为η沟道型；并且，RST是复位晶体管，TX是传送晶体管，SEL是选择晶体管，以及AMI是放大晶体管。传送晶体管TX传送由光电二极管ro产生的电荷。除了这些晶体管以外，还可以并入其它晶体管或诸如电容元件的元件。在这些晶体管的耦接中，存在各种变型和应用形式。这里，MOSFET是金属氧化物半导体场效应晶体管的缩写，并且也可由MISFET示出。另夕卜，FET是场效应晶体管的缩写。
[0080]多个像素HJ被布置于后面将参照图3描述的像素区域IA中。
[0081]在图1所示的电路例子中，光电二极管ro和传送晶体管TX被串联耦接于接地电势GND与节点nl之间。复位晶体管RST耦接于节点nl与电源电势VDD之间。选择晶体管SEL和放大晶体管AMI被串联耦接于电源电势VDD与输出线OL之间。该放大晶体管AMI的栅电极与节点nl耦接。复位晶体管RST的栅电极与复位线LRST耦接。选择晶体管SEL的栅电极与选择线SL耦接，而传送晶体管TX的栅电极与传送线LTX耦接。
[0082]例如，传送线LTX和复位线LRST被激活以具有H电平，由此导致传送晶体管TX和复位晶体管RST处于ON状态。结果，通过传送存储于光电二极管ro中的电荷，光电二极管ro被耗尽。之后，导致传送晶体管TX处于OFF状态。
[0083]之后，当诸如例如照相机的电子装置中的机械快门被打开时，在快门被打开的同时通过入射光在光电二极管ro中产生电荷，所述电荷被存储于其中。即，光电二极管ro通过接收入射光产生电荷。换句话说，光电二极管ro接收入射光以转换成电荷。
[0084]随后，在快门被关闭之后，复位线LRST被激活以具有L电平，由此导致复位晶体管RST处于OFF状态。并且，选择线SL和传送线LTX被激活以具有H电平，由此导致选择晶体管SEL和传送晶体管TX处于ON状态。由此，通过光电二极管H)产生的电荷被传送到传送晶体管TX的端部(后面描述的图2所示的浮置扩散FD)，该端部接近节点nl。此时，浮置扩散FD的电势变为与从光电二极管H)传送的电荷对应的值，并且该值通过放大晶体管AMI被放大以在输出线OL中出现。输出线OL的电势作为输出信号被读出。
[0085]图2是示出第一实施例的半导体器件中的像素的平面图。
[0086]如图2所示，第一实施例的半导体器件中的像素PU(参见图1)具有其中布置光电二极管TO和传送晶体管TX的有源(active)区域AcTP和其中布置复位晶体管RST的有源区域AcR两者。像素HJ还具有其中布置选择晶体管SEL和放大晶体管AMI的有源区域AcAS和其中布置与接地电势线耦接的插塞Pg的有源区域AcG两者。
[0087]栅电极Gr被布置于有源区域AcR中，并且插塞Prl和Pr2被布置于栅电极Gr的两侧的源极/漏极区域之上。复位晶体管RST由栅电极Gr和该源极/漏极区域形成。
[0088]栅电极Gt被布置于有源区域AcTP中，并且光电二极管H)在平面图中被布置于栅电极Gt的两侧中的一侧。具有作为电荷存储部分或浮置扩散层的功能的浮置扩散FD在平面图中被布置于栅电极Gt的两侧中的另一侧。光电二极管H)是p-n结二极管，并且例如由多个η型或P型杂质区域即半导体区域形成。浮置扩散FD例如由η型杂质区域即由半导体区域形成。插塞Pfd被布置于浮置扩散FD之上。
[0089]栅电极Ga和Gs被布置于有源区域AcAS中；插塞Pa被布置于有源区域AcAS的接近栅电极Ga的端部中；并且插塞Ps被布置于其接近栅电极Gs的端部中。栅电极Ga和Gs中的每一个栅电极的两侧为源极/漏极区域，并且被串联耦接的选择晶体管SEL和放大晶体管AMI由栅电极Ga和Gs以及该源极/漏极区域形成。
[0090]插塞Pg被布置于有源区域AcG之上。插塞Pg与接地电势线耦接。因此，有源区域AcG用作用于向半导体基板的阱区域施加接地电势GND的电源区域。
[0091]以上的插塞Prl、Pr2、Pg、Pfd、Pa和Ps通过多个布线层(例如，后面描述的图5所示的布线Ml至M3)被親接在一起。分别位于栅电极Gr、Gt、Ga和Gs之上的插塞Prg、Ptg、Pag和Psg通过