用于扩散桥接单元库的方法及设备的制造方法
【专利说明】用于扩散桥接单元库的方法及设备
[0001]枏据35 U.S.C.§ 119主张优先权
[0002]本专利申请案主张2013年6月18日申请的标题为“用于扩散桥接单元库的方法及设备(METHOD AND APPARATUS FOR A DIFFUS1N BRIDGED CELL LIBRARY) ” 的第61/836，309号美国临时申请案的权益，所述申请案指派给本案受让人且明确地以引用的方式并入本文中。
技术领域
[0003]本发明的实施例涉及集成电路的设计。
【背景技术】
[0004]在现代过程技术中，晶体管性能高度取决于经过晶体管栅极的扩散长度(L0D)。此相依性可由取决于到浅沟道隔离(STI)的距离的扩散区域中的应力差异及在快速退火期间STI与扩散区域之间的局部加热中的差异(仅举两个实例)引起。
[0005]在许多现代CMOS逻辑单元库中，扩散通常布置在两个行中:一个行用于P型PM0SFET (金属氧化物半导体场效应晶体管)，且另一行用于nMOSFET。典型的逻辑单元库打断每一单元的边缘(边界)处的扩散以便将单元内部的晶体管与相邻单元电隔离。另外，存在对多晶硅(或金属栅极)层的限制，其强制执行对所述层的固定图案化。这些多晶硅图案化规则使得典型逻辑单元布局在单元边缘处具有虚设多晶硅特征。
[0006]在被称为栅极阵列的其它类型的单元库中，使用均匀的扩散及多晶硅图案。在栅极阵列的一些形式中，在单元边缘处未打断扩散区域，而是使用变成电隔离逻辑上非等效节点的M0SFET。这些单元架构的一个副产品是扩散大小(及因此M0SFET宽度)对于包括栅极阵列的基本模板的全部逻辑电路是类似的。
【发明内容】
[0007]本发明的实施例针对于用于扩散桥接单元库的系统和方法。
[0008]因为晶体管性能高度受到扩散区域中的中断影响，所以实施例提供预期使L0D效果的益处最大化以便影响性能或泄漏电力的单元架构。
[0009]在一实施例中，集成电路包含单元，其具有在所述单元中含有的且从其左边缘到其右边缘连续的P掺杂扩散区，其中所述P掺杂扩散区电连接到供应轨。所述单元进一步包含:第一多晶硅栅极，其安置在P掺杂扩散区上方(即，在稍后的制造步骤中产生)且电连接到所述供应轨；n掺杂扩散区，其包含在所述单元中且从左边缘到右边缘连续且电连接到接地轨；第二多晶硅栅极，其安置在η掺杂扩散区上方且电连接到接地轨；左浮动多晶硅栅极，其安置在Ρ掺杂及η掺杂扩散区上且接近左边缘；及右浮动多晶硅栅极，其安置在Ρ掺杂及η掺杂扩散区上(即，在稍后的制造步骤中产生)且接近右边缘。
[0010]在另一实施例中，一种方法将集成电路中的单元桥接在一起。所述方法包含:将标记层添加到单元的每一边缘；对于触摸两个扩散边缘的每一标记形状，生长由每一标记形状触摸的两个扩散边缘的最短扩散边缘，其中所述生长是每一标记形状的宽度；应用布尔型“与”以使扩散边缘及标记形状以界定新的扩散区生长；生长每一新的扩散区以具有集成电路的多晶硅间距；及使每一浮动栅极接近生长的新扩散区而生长。
[0011]在另一实施例中，一种方法将集成电路中的单元桥接在一起。所述方法包含:在单元在设计中的后放置期间，将连续扩散可相容(CDC)填充单元插入所述设计中；将放置行上的单元分组及排序以形成单元列表；依序遍历所述单元列表，其中如果所述单元列表中的单元是CDC单元且所述单元的相邻单元是CDC单元，那么所述单元及其相邻单元各自包括扩散区，随后在所述单元的边缘处产生桥接单元以使所述单元及其相邻单元重叠，以便将所述单元及其相邻单元的扩散区电连接在一起。
[0012]在另一实施例中，一种方法产生集成电路中的填充单元。所述方法包含:在设计中添加第一组放置约束，所述第一组放置约束用以强制连续扩散可相容(CDC)单元与非CDC单元之间的最小间隔；选择及插入端盖单元以端接设计中的CDC及非CDC单元之间的归因于最小间隔而引起的空隙；及在所述设计中的放置行上的CDC单元之间存在放置空隙的地方产生填充单元。
[0013]在另一实施例中，一种方法解调谐集成电路中的单元。所述方法包含:产生用于包括桥接单元或端盖单元的设计的桥接时序模型；产生用于其中桥接单元或端盖单元被移除的设计的未桥接时序模型；使用所述桥接时序模型执行静态时序分析；及对于所述设计中的快速路径中的每一单元，确定与每一单元相邻的单元，且如果两个相邻单元在某一裕度内不是设置关键的，那么从所述设计移除与所述单元相邻的任何桥接单元。
[0014]在另一实施例中，一种集成电路包含用于提供供应电压的装置；用于提供接地电压的装置；及单元。所述单元包含所述单元中含有的且从其左边缘到其右边缘连续且电连接到用于提供供应电压的装置的P掺杂扩散区；第一多晶硅栅极，其安置在P掺杂扩散区上方且电连接到用于提供供应电压的装置；n掺杂扩散区，其包含在所述单元中且从左边缘到右边缘连续且电连接到用于提供接地电压的装置；第二多晶硅栅极，其安置在η掺杂扩散区上方且电连接到用于提供接地电压的装置；左浮动多晶硅栅极，其安置在Ρ掺杂及η掺杂扩散区上且接近左边缘；及右浮动多晶硅栅极，其安置在Ρ掺杂及η掺杂扩散区上且接近右边缘。
[0015]在另一实施例中，一种方法将集成电路中的单元桥接在一起。所述方法包含:将标记层添加到单元的每一边缘；用于生长的装置，所述用于生长的装置使由标记形状触摸的两个扩散边缘的最短扩散边缘生长，其中所述用于生长的装置使所述最短扩散边缘生长成具有所述标记形状的宽度；用于界定新扩散区的装置，所述用于界定新扩散区的装置应用布尔型“与”以使扩散边缘及标记形状生长以界定新的扩散区；使每一新的扩散区生长成具有集成电路的多晶硅间距；及使每一浮动栅极接近生长的新扩散区而生长。
【附图说明】
[0016]呈现附图以辅助描述本发明的实施例，且提供所述附图仅用于实施例的说明且不加限制。
[0017]图1说明根据实施例的单元布局。
[0018]图2说明根据实施例的用于形成连续扩散区的方法。
[0019]图3说明根据实施例的用于形成桥接单元的方法。
[0020]图4说明根据实施例的用于形成端盖及填充单元的方法。
[0021]图5说明根据实施例的用于形成双端盖单元的方法。
[0022]图6说明根据实施例的用于解调快速路径的方法。
[0023]图7说明其中实施例可找到应用的通信系统。
【具体实施方式】
[0024]在针对于本发明的特定实施例的以下描述和相关图式中揭示实施例。可在不脱离本发明的范围的情况下构想出替代实施例。另外，将不详细描述或将省略本发明的众所周知的元件以免混淆本发明的相关细节。
[0025]术语“本发明的实施例”并不要求本发明的所有实施例包含所论述的特征、优点或操作模式。
[0026]本文中所使用的术语仅仅是为了描述特定实施例的目的，且并不希望限制本发明的实施例。如本文所使用，单数形式“一(a、an)”及“所述(the) ”既定还包含复数形式，除非上下文另外清楚地指示。将进一步理解，术语“包括(comprises) ”、“包括(comprising)