的电阻率。
[0032]如稍后参考图1C将解释的，在图1A中图示的半导体器件实现垂直M0SFET，其中在适当的电压施加到栅电极132时，导电反型沟道可在邻近于栅电极132的主体区中形成，导电沟道在垂直方向，即z方向上引导沟道电流。栅电极132可被设置在半导体衬底100的主表面110中形成的栅极沟槽130中。可替换地，栅电极132可被设置在半导体衬底100之上。例如，栅电极132可被这样布置以便完全被设置在半导体衬底之上，而栅电极132的一部分不延伸到半导体衬底100中。
[0033]场板沟槽140在第三或垂直方向，即相对于图1A的图的所描绘的平面垂直的z方向上延伸。根据实施例，在平行于衬底的主表面的平面中的场板沟槽140的最大延伸长度L、d小于在z方向上的最大延伸长度t。例如，最大水平延伸长度L、d相对于场板沟槽140的最大垂直延伸长度t的比率可以在从0.05到0.5的范围内。根据另外的实施例，场板沟槽140可具有针形状，其中沟槽的最大水平延伸长度L、d相对于最大垂直延伸长度t的比率是在从0.05到0.5的范围内。场板沟槽140的侧壁相对于半导体衬底的主表面可以不确切地垂直，而可以是弯曲的。与场板沟槽具有条形形状的情况比较，由于场板沟槽的特定形状，每场板沟槽区域的功率MOSFET的漂移区段的较大部分可以是电荷补偿的。作为结果，场板沟槽所需的区域被减小，使得更有效的区域可用于负载电流传导。更详细地，如也在图1A中所示的，场板142中的每一个可关于相对于第一方向(X方向)和第二方向(y方向)邻近而设置的半导体材料执行电荷补偿。
[0034]另一方面，场电极142中的每一个可直接与外部端子，例如源极端子接触，使得外部电位可有效地被施加到场电极142。采用场板材料以具有在从105到10 1 Ohm.cm的范围内的电阻率导致在切断期间漏极-源极电压过冲的改进的衰减。场电极的场板材料具有在从105到10 1 Ohm.cm的范围内的电阻率。例如，材料可以是以低杂质浓度掺杂的多晶硅。根据实施例，杂质浓度可小于1E19 cm3或甚至小于1E18 cm 3。作为结果，场板电阻可以是0.1到10 Ohm或1到10 Ohm。根据另外的实施例，可使用氧或氮化物掺杂的多晶硅。这种材料也被称为SIP0S (“半绝缘多晶硅膜”)。例如，可通过低压化学晶片沉积(LPCVD)技术、通过在从600° C到700° C的温度下一氧化二氮(N20)和硅烷(SiH4)的热解来沉积这些膜。根据另外的实施例，可使用各种形式的碳。例如，可使用非晶碳化硅。
[0035]由于场板沟槽140的体系结构，每一个单个场板的场电极142可以直接电耦合到源极板150。这导致在所有场电极和源极板之间的非常低的电阻连接。因此，当场板例如被设置在沿着y方向延伸一段较长的长度的沟槽中时，与常设的技术相反，高电阻材料可用作场板材料，而没有源极电位不能沿着场板被均匀地传递的危险。
[0036]作为结果，器件可以以非常均匀的方式被切换，因为局部出现的动态雪崩效应被避免。因此，可避免对器件的开关瞬变的消极影响。作为结果，可避免或减小较低的开关损耗和与动态雪崩效应有关的损耗。因此，可实现较高的开关频率。同时，漏极-源极电压过冲可由场板材料的比电阻控制。
[0037]因此，由于场板材料的电阻率和场板沟槽140的特定设计的组合，场板材料的有益性质可被使用，且同时由于连接材料的减小的长度，施加到场板的电位被即时地传递到整个场电极。因此，专门的几何结构使高电阻材料能够用作场板材料，其另一方面改进在切断期间漏极-源极电压过冲的衰减。
[0038]场板沟槽140可在平行于半导体衬底的主表面的横截面视图中具有圆形、环形、星状、矩形、六边形、菱形或任何其它适当的多边形形状。场电极142借助于场电介质层145与邻近的漂移区段绝缘。场电介质层可被设置成使场电极142与邻近的衬底材料完全绝缘，如例如在图1A中所示的。根据另外的实施例，场电介质层145可以只被设置在场板沟槽140的下部分中，且场电极的上部分与功率MOSFET的邻近源极区接触。例如，场板沟槽140可具有0.5 μπι到7 μπι的直径，并可具有3到30 μπι的深度，这取决于电压类别。随后可例如平行于一个连续的栅极沟槽130来布置多个场板沟槽140。
[0039]根据实施例，栅极沟槽130可在第一方向上伸展。台面130被设置在邻近的栅极沟槽130之间。根据另外的实施例，可以以不同的方式布置栅极沟槽130。例如，栅极沟槽130可被布置成形成网格状图案。网格的形状可以是六边形或矩形。例如，栅极沟槽130可形成矩形网格，其中场板沟槽140被设置在台面137中的每一个的中心中。
[0040]图1Α还示出可以电耦合到源极端子并可被布置在半导体衬底之上的源极板150。源极板150可与场电极142直接接触。因此，当制造图1Α所示的半导体器件时，场电极142可通过在半导体器件之上直接形成源极板150来电耦合到源极板150。根据另外的实现，接触插塞可将场板142电耦合到源极板150。例如，可在绝缘材料中蚀刻接触孔，后面是形成导电材料以便形成用于将场电极142电耦合到源极板150的接触插塞。
[0041]图1A示出场板沟槽140的布置的示例。如所示，场板沟槽140被设置在矩形图案中，其中场板沟槽140被设置在行和列中。如应清楚地理解的，可使用任何其它图案。例如，每第二列的场板沟槽140可在第一方向上移动在邻近场板沟槽140之间的距离的一半，使得达到场板沟槽的较密集的图案。
[0042]图1Β示出场板沟槽140和栅电极132的布置的另外的示例。如所示的，栅电极132可在第一方向上和第二方向上延伸以形成网格状图案。场板沟槽140被设置在栅电极132的交叉点之间。
[0043]图1C示出图1Α所示的半导体器件的横截面视图。例如，图1C的横截面视图沿着y方向被截取，以便与多个场板沟槽140交叉。场板沟槽140在半导体衬底100的主表面110中形成，以便在第三方向(Z方向)上延伸。而且，栅极沟槽130在半导体衬底的主表面110中形成。场板沟槽140比栅极沟槽130延伸到更大的深度。栅电极132通过栅极电介质135与邻近的衬底材料绝缘。此外，场电极142通过场电介质142与邻近的漂移区段127绝缘。如上面已经讨论的，场电介质层142可被形成，以便沿着场板沟槽140的整个侧壁垂直地延伸。根据另外的实施例，场电介质层145可被设置在场板沟槽的下部分中并延伸到预先确定的高度。源极区154被设置成邻近于半导体衬底的主表面110。源极区154可具有第一导电类型。第一导电类型的漏极区158可被设置成邻近于半导体衬底110的后侧表面120。漏极区158可电耦合到漏极端子159。第二导电类型的主体区125可被设置成邻近于源极区154。主体区125邻近于栅电极132。漂移区段127可被设置在主体区125和漏极区158之间，漂移区段127被设置成邻近于主体区125。漂移区段127可具有第一导电类型。栅电极132在场板沟槽140中缺乏。栅电极132被设置在栅极沟槽130中，栅极沟槽130是与场板沟槽140分离的沟槽。
[0044]在被接通的情况下，导电反型层在主体区125和栅极电介质层135之间的边界处形成。因此，晶体管在经由漏极延伸区或漂移区段127从源极区154到漏极区158的导电状态中。在切断的情况下，由于由场电极生成的有效场强，载流子可从漂移区段127耗尽。作为结果，电流流动可在高击穿电压下被阻断。因此，漂移区段的掺杂浓度可被增加，而没有不利地影响击穿特性，导致半导体器件的减小的面积比电阻。
[0045]可连接到源极端子的源极板150被设置在半导体衬底100之上。场电极142经由接触插塞152电耦合到源极板150。此外，源极区154可借助于源极触头来电耦合到源极板150。此外，主体区125可以电耦合到源极板150，以便避免可否则被形成的寄生双极晶体管。
[0046]在图1A到1C中图示的半导体器件包括并联连接的多个单一的晶体管单元。特别是，单一的晶体管单元中的任何晶体管单元的源极区154电耦合到公共源极板150，且漏极区158耦合到漏极