半导体元件及其制作方法
【技术领域】
[0001]本发明涉及一种闪存存储器元件，尤其是涉及一种于浮置栅极与基底之间形成两个穿隧氧化(tunnel oxide)层的闪存存储器元件及其制作方法。
【背景技术】
[0002]闪存存储器(flash memory)是一种非挥发性(non-volatile)存储器，其在缺乏外部电源供应时，亦能够保存存储在存储器中的资讯内容。近几年来，由于闪存存储器具有可重复写入以及可被电抹除等优点，因此，已被广泛地应用在移动电话(mobile phone)、数字相机(digital camera)、游戏机(video player)、个人数字助理(personal digitalassistant, PDA)等电子产品或正在发展中的系统单芯片(system on a chip, S0C)中。
[0003]然而，现今闪存存储器架构中通常仅利用单边的穿隧氧化层来进行写入或抹除等操作，而此操作方式不但影响整个存储器的运作速度，更容易降低存储器的耐久性(endurance)及寿命。因此如何改良现有架构与操作方式以提升闪存存储器的整体耐久性即为现今一重要课题。
【发明内容】
[0004]为解决上述问题，本发明提供一种半导体元件，包含一基底、一浮置栅极设于基底上、一第一氧化硅层设于浮置栅极与基底之间、一第一穿隧氧化层与一第二穿隧氧化层分别设于第一氧化硅层两端、一控制栅极设于浮置栅极上以及一选择栅极设于第一穿隧氧化层旁。其中第一穿隧氧化层及第二穿隧氧化层的厚度均低于第一氧化硅层的厚度。
[0005]本发明另一实施例是公开一种操作存储器单元的方法，其中该存储器单元具有一浮置栅极于一基底上、一图案化的0N0堆叠层于该浮置栅极上、一控制栅极于该0N0堆叠层上、一第一穿隧氧化层与一第二穿隧氧化层设于该浮置栅极及该基底之间、一选择栅极设于该第一穿隧氧化层旁、一漏极区域于该选择栅极旁以及一源极区域于该第二穿隧氧化层旁。该方法包含于写入操作(program operat1n)时先对漏极区域施加一第一电压、对选择栅极施加一第二电压，且该第二电压高于该第一电压以及施加0伏电压至控制栅极并使电子存入浮置栅极中。该方法另包含于抹除操作(erase operat1n)时于漏极区域呈浮置状态时施加0伏电压至选择栅极，然后施加一第三电压至控制栅极并使电子从第二穿隧氧化层中释放出来。
[0006]本发明另一实施例是公开一种制作半导体元件的方法。首先提供一基底，然后形成一介电堆叠层于基底上，其中该介电堆叠层包含一第一氧化硅层与一第一氮化硅层。接着图案化介电堆叠层、去除部分第一氧化硅层以于第一氮化硅层两端下方形成二开口、形成多个第二氧化硅层于该等二开口内、形成一间隙壁于该等第二氧化硅层上以及形成多个第三氧化硅层于该等第二氧化硅层旁。
【附图说明】
[0007]图1至图7为本发明优选实施例制作一半导体元件的方法示意图。
[0008]主要元件符号说明
[0009]12 基底14介电堆叠层
[0010]16 氧化硅层18氮化硅层
[0011]20 图案化光致抗蚀剂22开口
[0012]24 氧化硅层26N+区域
[0013]28 间隙壁30氧化硅层
[0014]32 第一穿隧氧化层34第二穿隧氧化层
[0015]36 浮置栅极380N0堆叠层
[0016]40 控制栅极42选择栅极
[0017]44 漏极区域46源极区域
[0018]48 栅极氧化层50间隙壁
【具体实施方式】
[0019]请参照图1至图7，图1至图7为本发明优选实施例制作一半导体元件的方法示意图。如图1所示，首先提供一基底12，例如一由硅、砷化镓、硅覆绝缘(SOI)层、外延层、硅锗层或其他半导体基底材料所构成的基底，然后形成一介电堆叠层14于基底12上。在本实施例中，介电堆叠层14优选包含一氧化硅层16与一氮化硅层18设于氧化硅层16上，且氮化石圭层18上又可选择性再设置一四乙氧基娃烧(Tetraethylorthosilicate, TE0S)层(图未不)。
[0020]接着形成一图案化光致抗蚀剂20于介电堆叠层14上，然后利用蚀刻制作工艺于氮化硅层18底部形成底切(undercut)，例如图2所示，利用图案化光致抗蚀剂20为掩模进行一蚀刻制作工艺去除部分氮化硅层18但不去除任何氧化硅层16。随后进行一干蚀刻制作工艺去除未被氮化硅层18所覆盖的氧化硅层16，使氧化硅层16边缘略与氮化硅层18边缘切齐后再进行一湿蚀刻制作工艺去除部分位于氮化硅层18下方的氧化硅层16，以于氮化硅层18两端的正下方形成二开口 22。之后再去除图案化光致抗蚀剂20。
[0021]如图3所示，然后进行一氧化制作工艺以形成多个氧化硅层24于二开口 22内，并进行一 N型离子注入以于基底12中形成一埋入N+区域26。需注意的是，所形成的氧化硅层24厚度优选低于之前氧化硅层16的厚度。
[0022]接着如图4所不,再形成一氮化娃层(图未不)于基底12、氧化娃层24及氮化石圭层18上，并去除部分该氮化硅层以于氧化硅层24上形成一间隙壁28。在本实施例中，由于部分氮化硅层深入之前所形成的两个开口 22内，因此所形成的间隙壁28由左右两边观察时优选包含一正L型与一倒L型。
[0023]随后如图5所示，再进行另一氧化制作工艺以形成多个氧化硅层30于氧化硅层24旁，其中氧化硅层30的厚度优选高于氧化硅层24的厚度。
[0024]接着如图6所示，先去除该氮化硅层18及间隙壁28并裸露出下面的氧化硅层16、24、30，去除氧化硅层24，然后再进行一氧化制作工艺形成一第一穿隧氧化层32与一第二穿隧氧化层34于氧化硅层30及氧化硅层16之间。由于氧化硅层24于前述形成N+区域26时多少被注入基底12的离子污染，因此本实施例优选以另一道氧化制作工艺形成新的氧化硅层作为穿隧氧化层来确保后续存储器元件进行程序操作时电子移动的品质。
[0025]之后先全面性依序形成一第一栅极层(图未示)于第一穿隧氧化层32、第二穿隧氧化层34、氧化硅层30及氧化硅层16上、一氧化硅-氮化硅-氧化硅(oxide-nitride-oxide, 0N0)堆叠层(图未示)于该第一栅极层上以及一第二栅极层(图未示)于0Ν0堆叠层上。然后图案化该第二栅极层、该0Ν0堆叠层以及该第一栅极层，以形成一浮置栅极36于第一穿隧氧化层32、第二穿隧氧化层34、氧化硅层30及氧化硅层16上、一图案化的0Ν0堆叠层38于浮置栅极36上以及一控制栅极40于0Ν0堆叠层38上。
[0026]然后如图7所示，形成一栅极氧化层48与一第三栅极层(图未示)于基底12上，图案化该第三栅极层与栅极氧化层48以形成一选择栅极42于第一穿隧氧化层32旁。于各栅极