底500a中。
[0091]根据图4A，第一沟槽包括在第一水平方向上延伸的纵向沟槽402a以及在第二水平方向上延伸并且连接相邻的纵向沟槽402a的横向沟槽402b。纵向和横向沟槽402a、402b可以与布置在网格中的隔离的第一台面412形成格栅。横向沟槽402b可以沿着线或以交错方式形成。如参考图1B描述的，半导体衬底500a被加热。
[0092]图4B示出连通空腔404，其由图4A的纵向和横向沟槽402a、402b通过含氢环境中的加热处理，以及如果适用的话，通过在连通空腔404上方形成外延层100b来形成。分离条414在它们纵轴的区段上分离相邻的空腔404。
[0093]从由外延层100b的所暴露表面形成的主表面101a，第二沟槽被引入到半导体衬底500a中，其中第二沟槽可以暴露出基于图4A的纵向沟槽402a的空腔404中的第一多个空腔的至少部分。热氧化或高度共形沉积工艺可以形成控制电介质161。由于空腔404彼此连通和互连，所以用于形成控制电介质151的处理流体也可以供应至空腔404中的第二多个空腔，而不直接触及主表面101a。可以沉积包括例如重掺杂的多晶硅的一个或多个导电材料。导电材料分布在连通空腔404以及第二沟槽中并且形成控制电极165。在第二沟槽的形成之前、期间或之后，源极区和本体区110、115可以形成在半导体台面420中，其中半导体台面420包括在从第一表面101a延伸到半导体衬底500a中的控制结构160之间的第二台面416以及与第二台面416连接的至少两个分离条414。
[0094]图4C示出包括控制电介质161和控制电极165的控制结构160。控制结构160包括在半导体台面420的相对侧上从主表面101a延伸到半导体衬底500a中的第一部分160a。控制结构160的第二部分160b形成在第一部分160a之间距主表面101a —定距离。在它们纵轴的第一区段中，分离条414沿着正交于第一和第二部分160a、160b的纵轴的水平方向分离第一和第二部分160a、160b。在它们的纵轴的第二区段中，距主表面101a—定距离形成的第三部分160c将第一部分160a与第二部分160b连接，其中第一和第二区段沿着相应纵轴交替。控制结构160的第一、第二和第三部分160a、160b、160c与在距离dl处平行于主表面101a的底部平面BPL对齐。分离条414形成半导体台面420的收缩区段。
[0095]图5A至5C涉及在半导体衬底500a在含氢气氛中的加热处理期间形成的处理层中提供晶体管单元的源极区和本体区的实施例。
[0096]在分配给单元场610的区域中，第一沟槽402从处理表面101w引入到至少包含基底部分100a的半导体衬底500a中。边缘区域690可以提供在相邻的单元场610之间。
[0097]图5A示出具有第一沟槽402的单元场610的一部分以及没有沟槽的边缘区域690的一部分。第一沟槽402的垂直横截面区域可以是矩形，使得相邻第一沟槽402之间的第一台面412具有大致垂直的侧壁。根据其它实施例，距处理表面101w—定距离的第一沟槽402的宽度wtl可以大于沿着处理表面10lw的宽度。例如，第一沟槽402的横截面区域可以是梯形，并且第一沟槽402的宽度wtl随着距处理表面101w的距离增加而逐渐增加。根据其它实施例，第一沟槽402的侧壁可以具有凸起(bulge)，使得横截面区域是瓶形的。
[0098]第一沟槽402可以具有均匀的宽度并且可以规则地布置于均匀的中心至中心距离处。根据其它实施例，第一沟槽402的宽度和/或它们的中心至中心距离在每个单元场内可以变化。例如，第一沟槽402的宽度可以随着距单元场的边缘的距离减小而减小，以减小如下解释的拓扑效应的敏锐性。
[0099]半导体衬底500a经受含氢环境中的加热处理。基底部分100a的半导体材料变得粘稠并且封闭第一沟槽402。
[0100]图5B示出图5A的形成空腔404的封闭的第一沟槽。分离条414分离相邻的空腔404。在单元场610中，连续的处理层415由单元场610中的第一台面412的半导体材料形成。流入之前的第一沟槽402的部分中的材料在单元场610中的更改的处理表面ΙΟΙχ与边缘区域690中的原始处理表面101w之间产生台阶417。
[0101]图5B示出单元场610与边缘区域690之间的过渡区域691中的台阶417。台阶417的高度s取决于对处理层415做出贡献的第一台面412的一部分的体积与第一沟槽402的所填充的部分的体积之间的比率，并且范围可以从例如5nm到lMm。处理层415的厚度范围可以从20nm至3Mm，例如从lOOnm至2Mm。
[0102]在边缘区域690的一部分中，例如在锯面(kerf)区域中，可以由其它第一沟槽形成辅助空腔，其中其它第一沟槽设计为使得在更改的处理表面101w中由加热处理形成明显的台阶。台阶为对准工具提供高对比度并且可以用于将另外的光刻掩模精确地对准空腔404。
[0103]随后可以形成晶体管单元TC，其中晶体管单元TC的源极区和本体区110、115专有地形成在半导体台面420中。根据所图示的实施例，半导体台面420包括分离条414中的一个以及由相邻的控制结构160之间的处理层415的一部分形成的第二台面416。关于负载电极、另外的掺杂区域和控制结构160的形成，参考图1E的详细描述。
[0104]图5C示出半导体器件500的一部分，其基于通过将来自图5A和5B的半导体衬底500a的多个相同半导体管芯单体化获得的半导体管芯。
[0105]晶体管单元TC包括第一导电类型的源极区110以及第二导电类型的本体区115，其中源极区和本体区110、115形成在半导体台面420中，该半导体台面420是具有第一表面101和平行的第二表面102的半导体本体100的一部分。可以包括栅极结构G和场电极结构F的控制结构160分别包括顶部部分160ο以及底部部分160ρ。两个顶部部分160ο分别布置在中间的半导体台面420的顶部区段420a的相对侧上，并且从第一表面101延伸到半导体本体100中。底部部分160p距第一表面101 —定距离形成在中间的半导体台面420的底部区段420b的相对侧上，其中半导体台面420的顶部和底部区段420a、420b彼此直接邻接。
[0106]沿着水平纵向延伸，半导体台面420的底部区段420b的有效宽度的变化独立于同一半导体台面420的顶部区段420a的有效宽度的变化。因此，沿着水平纵向延伸，控制结构160的底部部分160p的宽度的变化独立于同一控制结构160的顶部部分160ο的宽度的变化。相邻的控制结构160的底部部分160ρ彼此隔离并且可以沿着两个平行线布置。相邻的控制结构160的顶部部分160ο之间的距离可以大于有关的控制结构160的底部部分160p之间的距离。
[0107]在任何热敏感结构形成在半导体衬底500a中或上之前，晶体管单元TC的空腔404以及用于晶体管单元TC的源极区和本体区110、115的处理层415可以形成在半导体衬底500a的处理的开始处。
[0108]根据另一实施例，空腔404以及用于源极区和本体区110、115的处理层415形成在其中至少一个热敏感结构已经形成在半导体衬底500a中的处理阶段。
[0109]图6A至6C中图示的过程与图5A至5C中图示的过程的不同之处在于，在形成用于源极区和本体区110、115的处理层415之前，半导体氧化物结构240形成在主表面101a处。
[0110]例如，在形成第一沟槽402之前或之后，半导体氧化物结构240可以沿着处理表面ΙΟΙχ形成。可以例如通过对氧化掩模层(例如氮化硅或氮氧化硅层)进行图案化，并且随后控制氧化掩模的开口中的基底部分100a的暴露区段的热氧化来形成半导体氧化物结构240。根据其它实施例，第一浅沟槽可以被蚀刻到处理表面ΙΟΙχ中并且半导体氧化物形成在浅沟槽中。浅沟槽的深度可以选择为使得在结合氧之后，所生长的半导体氧化物的上边缘与处理表面ΙΟΙχ大致平齐。
[0111]由于晶体管单元TC的形成在没有外延生长的情况下进行，所以应用于形成晶体管单元TC的热预算足够低到避免损伤先前制造的结构，例如半导体氧化物结构240。
[0112]相同的半导体氧化物结构240可以用于对准用于形成第一和第二沟槽402、406的光刻掩模以及另外的光刻掩模。
[0113]图7A至7B涉及第一台面412，其具有邻接处理表面101w并且主要对处理层415的形成做出贡献的宽台面区段412x以及主要对分离条414的形成做出贡献的窄台面区段412y0
[0114]第一沟槽402从处理表面101w引入到包括来自半导体材料的基底部分100a的半导体衬底500a。例如，可以以增加的各向异性成分执行第一蚀刻，使得第一沟槽402的宽度随着距处理表面101w的距离增加而增加。替代地，可以执行两个或更多个台阶蚀刻处理以加宽先前形成的具有直侧壁的窄沟槽402。
[0115]图7A示出瓶形第一沟槽402，其具有距处理表面101w —定距离的宽沟槽部分402y以及在处理表面101w与宽沟槽部分402y之间的窄沟槽部分402x。窄沟槽部分402x对应于宽台面部分412x而宽沟槽部分402y对应于第一台面412的窄台面部分412y。
[0116]半导体衬底500a经受含氢环境中的加热处理，从而导致半导体材料变得粘稠并且阻塞第一沟槽402。
[0117]图7B示出从图7A的第一沟槽402出现的封闭的空腔404。所得到的覆盖空腔404的处理层415的厚度可以通过选择合适的宽台面部分412x的垂直延伸dx来调整。由于宽台面部分412x与窄沟槽部分402x的高体积比率，所以在单元场610与边缘区域690之间的过渡区域691中的台阶417的高度s相对低。
[0118]如参考图1E和6C描述的那样，该过程可以以形成打开空腔404的第二沟槽、在第二沟槽以及空腔404中形成控制结构、以及在处理层415中形成晶体管单元的源极区和漏极区来进行。
[0119]形成控制结构包括沉积一个或多个导电材料，其至少部分填充第二沟槽和空腔404。在沉积(一个或多个)导电材料之后，例如使用诸如CMP (化学机械抛光)的抛光步骤，去除沉积在处理层415的更改的处理表面ΙΟΙχ上的材料。抛光停止于基底部分100a的上边缘，即原始处理表面101w。所沉积的导电材料的残留部分填充单元场610之上的浅槽418。各向同性的蚀刻可以去除填充槽418的导电材料，而不消耗沉积在第二沟槽中的材料。槽418越浅，各向同性蚀刻的控制就越好。
[0120]沿着纵轴，可以类似于第一沟槽和空腔而形成第二沟槽。
[0121]图8A至10B涉及将第二沟槽的纵向图案与第一沟槽的纵向图案解耦的实施例。
[0122]在图8A中，空腔404沿着它们的纵轴具有均匀的宽度wcl。第二沟槽406具有沿着它们的纵轴与宽第二沟槽区段406z交替的窄第二沟槽区段406x。窄第二台面区段416z对应于宽第二沟槽区段406z而宽第二台面区段416x对应于窄第二沟槽区段406x。控制结构160形成在第二沟槽406和空腔404中。
[0123]如图8B所图示的那样，控制结构160窄化半导体台面420的在窄第二台面区段416z中的部分，其包括将隔离的源极区110彼此分离的本体区115的部分。控制结构160的顶部部分160ο包括具有第一顶部宽度wtl的第一顶部部分160x以及具有大于第一顶部宽度wtl的第二顶部宽度wt2的第二顶部部分160y。第一和第二顶部部分160x、160y彼此直接邻接并且沿着相应的顶部部分160a的水平纵向延伸交替。源极区110可以分别形成在宽第二台面区段416x内，该宽第二台面区段416x夹置在两个相邻的控制结构160的相对的第一顶部部分160a之间。
[0124]在图9A中，窄第二台面区段416z包括收缩，该收缩充