半导体器件装置和用于形成半导体器件装置的方法
【技术领域】
[0001]本发明的各个实施例涉及具有多孔半导体区域的半导体衬底，并且特别地涉及一种半导体器件装置、一种用于形成半导体器件装置的方法、以及一种用于减小半导体衬底的厚度偏差的方法。
【背景技术】
[0002]各种半导体器件使用多孔半导体材料的区域。多孔半导体，例如多孔娃，可以通过例如电化学蚀刻方法而形成在半导体晶片中。然而，处理晶片可以是挑战性的。例如，超薄晶片的晶片边缘倾向于为非常易碎的区域，其可能无法承受强的机械力。可能由于破损或泄漏而造成产率损失。
【发明内容】
[0003]一些实施例涉及一种半导体器件装置。半导体器件装置包括半导体衬底，其包括半导体衬底正面和半导体衬底背面。半导体衬底包括形成在半导体衬底正面处的至少一个电学元件。半导体器件装置进一步包括形成在半导体衬底背面处的至少一个多孔半导体区域。
[0004]—些实施例涉及一种用于形成半导体器件装置的方法。方法包括减薄半导体晶片的至少一部分以形成减薄的晶片部分。方法进一步包括在半导体晶片中形成至少一个多孔半导体区域。半导体晶片包括横向地围绕半导体晶片的减薄晶片部分的支撑结构。
[0005]—些实施例涉及一种用于减小半导体衬底的厚度偏差的方法。方法包括在半导体衬底一侧处检测到至少一个厚度失常区域。方法进一步包括在该至少一个厚度失常区域中形成至少一个多孔半导体区域。方法进一步包括选择性去除该至少一个多孔半导体区域的至少一部分以至少部分地去除该至少一个厚度失常区域。
【附图说明】
[0006]以下将仅借由示例的方式并且参照附图来描述装置和/或方法的一些实施例，其中:
[0007]图1示出了半导体器件装置的示意图；
[0008]图2示出了用于形成半导体装置的方法的流程图；
[0009]图3示出了具有支撑结构的半导体器件装置的示意图；
[0010]图4示出了在至少一个半导体衬底切口区域具有至少一个多孔半导体区域的半导体器件装置的示意图；
[0011]图5示出了具有至少一个掺杂剂区域的半导体器件装置的示意图；
[0012]图6示出了具有背面金属化层的半导体器件装置的示意图；
[0013]图7示出了具有至少一个多孔半导体区域的半导体器件装置的示意图；
[0014]图8示出了用于减小半导体衬底的厚度偏差的方法的流程图；
[0015]图9A至图9C示出了用于减小半导体衬底的厚度偏差的方法的示意图。
【具体实施方式】
[0016]现在将参照其中示出了一些示例性实施例的附图而更完整地描述各个示例性实施例。在附图中，线、层和/或区域的厚度为了明晰可以夸大。
[0017]因此，尽管示例性实施例能够具有各种修改和备选形式，其实施例借由附图中示例的形式示出并且将在此详述。然而应该理解的是，并非意在将示例性实施例限定于所公开的特定形式，而是与之相反，示例性实施例意在覆盖落入本公开范围内的所有修改例、等价形式和备选例。附图的说明全文中相同的附图标记指示相同或类似的元件。
[0018]应该理解的是，当元件称作“连接”或“耦合”至另一元件时，可以直接连接或耦合至其他元件，或者可以存在插入元件。相反地，当元件称作“直接连接”或“直接耦合”至另一元件时，不存在插入元件。用于描述元件之间关系的其他词语应该以类似方式解释(例如“在……之间”与“直接在……之间”、“相邻”与“直接相邻”等)。
[0019]在此使用的术语仅是出于描述特定实施例的目的，并且并非意在限定示例性实施例。如在此使用的，单数形式“一”、“一个”和“该”意在也包括复数形式，除非上下文给出明确相反指示。应该进一步理解的是，在此使用的术语“包括”、“包含”、“含有”和/或“具有”规定了所述特征、整数、步骤、操作、元件和/或组件的存在，但是并未排除一个或多个其他特征、整数、步骤、操作、元件、组件和/或其群组的存在或添加。
[0020]除非给出相反定义，在此使用的所有术语(包括技术和科学术语)具有与示例性实施例所属技术领域人员通常所理解的相同的含义。应该进一步理解的是:术语，例如在普遍使用的词典中定义的那些术语，应该解释为具有与相关领域的背景下含义一致的含义，并且不应解释为理想或过度正式的意义，除非在此明确定义如此。
[0021]图1示出了根据实施例的半导体器件装置100的示意图。半导体器件装置100包括半导体衬底101，半导体衬底101包括半导体衬底正面102和半导体衬底背面103。半导体衬底101包括制造或者形成在半导体衬底正面102处的至少一个电学元件104。半导体器件装置100进一步包括形成在半导体衬底背面103处的至少一个多孔半导体区域105。
[0022]由于在半导体衬底背面处实施了至少一个多孔半导体区域，可以改进半导体器件的各种属性和/或特性。例如，至少一个多孔半导体区域可以用于改进背面金属化与背面的粘附，或者改进或增加背面处的载流子复合。例如，至少一个多孔半导体区域可以用于在功率器件的背面上产生更高复合的区域。
[0023]半导体装置可以包括半导体器件(例如半导体芯片)或者包含了多个半导体器件的半导体晶片。
[0024]半导体衬底101可以包括半导体芯片或半导体晶片的至少一部分。例如，半导体衬底可以是硅基半导体衬底、碳化硅基半导体衬底、砷化镓基半导体衬底或氮化镓基半导体衬底。例如，半导体衬底可以是II1-V族半导体基衬底或I1-VI族半导体基衬底。
[0025]半导体衬底正面102或芯片的主表面，可以是朝向在衬底表面顶部的金属层、绝缘层和/或钝化层的衬底表面，或者是这些层之一的表面。一个或多个电绝缘层和/或导电层可以例如堆叠在半导体衬底的正面上。例如，半导体衬底正面102可以是芯片的有源元件(或有源电学元件)形成或者布置在其处的面。例如，在功率半导体芯片中，半导体衬底正面可以是第一源极/漏极区域和栅极区域(例如有源区域)形成所在的芯片的面，以及半导体衬底背面可以是第二源极/漏极区域形成所在的芯片的面。例如，更复杂的结构可以位于半导体衬底正面而不是半导体衬底背面处。例如，注入区域、凹槽或沟槽可以位于半导体衬底正面处。
[0026]半导体衬底可以包括在ΙΟμπι和1mm、或例如在20μπι和800 μπκ或例如在20μπι和200 μ m之间的厚度。例如，半导体衬底的厚度可以为10 μ m、20 μ m、50 μ m、100 μ m、150 μ m、170 μ m、200 μ m、600 μ m 或 800 μ m。
[0027]至少一个多孔半导体区域105 (可以称为一个或多个多孔半导体区域)可以包括与半导体衬底类似或相同的材料。例如，至少一个多孔半导体区域可以具有与半导体衬底类似或相同的材料成分，并且/或者可以至半导体衬底的多孔部分。例如，至少一个多孔半导体区域可以是多孔硅区域或多孔碳化硅区域、多孔砷化镓区域或多孔氮化镓区域。
[0028]可以通过半导体衬底的电化学或光-电化学蚀刻，例如阳极蚀刻，而形成多孔半导体区域。多孔半导体区域的孔隙率可以测量作为多孔半导体区域中有效微孔体积(例如微孔的体积)与多孔半导体区域总体积(包括半导体衬底体积和多孔半导体区域内的微孔体积)的比例。例如，较高的孔隙率数值可以指示在多孔半导体区域中较高的微孔密度，而较低的孔隙率数值可以指示在多孔半导体区域中较低的微孔密度。例如，该至少一个多孔半导体区域可以具有例如在5%和95%之间、或在10%和80%之间、或在25%和60%之间的孔隙率。例如，该至少一个多孔半导体区域可以具有围绕多孔半导体区域的半导体材料的约90 %、80 %或70 %的密度(单位体积重量)。
[0029]例如，多孔娃区域105的最小、最大或平均横向尺寸1可以在lnm和100 μπι之间，例如在20nm至25 μπι之间，例如50nm至5 μπι。最小、最大或平均横向尺寸可以是例如沿基本上平行于半导体衬底的横向表面(例如背面103)的方向多孔硅区域的宽度。例如，多孔娃区域的平均垂直尺寸V可以在lnm和100 μπι之间，例如在20nm至25 μπι之间，例如50nm至5 μπι。例如，多孔硅区域的平均垂直尺寸V可以在半导体衬底厚度的1%至50%之间，或例如3%至30% (例如三分之一)之间。平均垂直尺寸可以例如是:沿基本上垂直于半导体晶片的横向表面(例如背面103)的方向多孔硅区域的垂直深度，在多孔硅区域的横向延伸范围之上的平均。
[0030]半导体衬底101可以包括制造或形成在半导体衬底正面102处的至少一个电学元件104。换言之，至少一个电学元件104