一种半导体器件的制造方法和电子装置的制造方法
【技术领域】
[0001] 本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法和电子装 置。
【背景技术】
[0002] 在半导体技术领域中，高k金属栅极技术成为32nm及以下工艺节点（例如28nm) 的主流技术。采用铝或铝合金作为金属栅极可以兼顾性能和成本上的优势，因此铝栅极被 广泛使用。在采用铝栅极的高k金属栅极制程中，铝栅极的化学机械抛光（CMP)是一个非 常重要的工艺。
[0003] 为了增大间隙填充的空间，铝栅极的CMP工艺通常被分成两个步骤来实现：对N型 晶体管的铝栅极的CMP与对P型晶体管的铝栅极的CMP。
[0004] 在对P型晶体管的铝栅极进行CMP的过程中，研磨垫通常会同时接触P型晶体管 的铝栅极、多晶硅晶体管的多晶硅栅极、NM0S晶体管的伪栅极（一般为多晶硅）以及层间 介电层。由于现有的CMP工艺所采用的研磨浆料（slurry)对多晶硅的去除速率高于对铝 的去除速率，因此，在对P型晶体管的铝栅极进行CMP的过程中，往往会对多晶硅晶体管的 多晶娃栅极或NM0S晶体管的伪栅极造成过抛光（overpolish),而这会导致后续接触孔刻 蚀工艺的过刻蚀问题。并且，在对N型晶体管的铝栅极进行CMP的过程中，也会出现对多晶 石圭栅极过抛光的情况。
[0005] 由此可见，现有技术中存在着如下问题：由于CMP工艺所采用的研磨浆料对多晶 硅比金属栅极材料（例如：铝）具有更高的去除速率，容易导致对多晶硅栅极或伪栅极造成 过抛光，而这会造成制得的半导体器件的良率和性能的下降。
[0006] 因此，为解决上述技术问题，有必要提出一种新的半导体器件的制造方法和电子 装置。
【发明内容】
[0007] 针对现有技术的不足，本发明提供一种半导体器件的制造方法和电子装置，可以 在对金属栅极进行CMP时保护多晶硅栅极免受过抛光。
[0008] 本发明的一个实施例提供一种半导体器件的制造方法，该方法包括：
[0009] 步骤S101 :提供包括半导体衬底以及分别位于所述半导体衬底的第一类型晶体 管区（指拟形成第一类型晶体管的区域）与第二类型晶体管区（指拟形成第二类型晶体管 的区域）的第一栅极和第二栅极的前端器件，在所述半导体衬底上形成层间介电层，对所 述层间介电层进行CMP以暴露出所述第一栅极与所述第二栅极；
[0010] 步骤S102 :去除所述第二栅极的一部分以使所述第二栅极低于所述层间介电层；
[0011] 步骤S103 :形成覆盖所述第一栅极、所述第二栅极以及所述层间介电层的硬掩膜 层，去除所述硬掩膜层位于所述第一类型晶体管区的部分，并利用所述硬掩膜层进行刻蚀 以去除所述第一栅极；
[0012] 步骤S104 :在所述第一栅极原来的位置形成第一功函数金属层以及位于所述第 一功函数金属层之上的栅极金属层；
[0013] 步骤S105:通过CMP去除所述栅极金属层、所述第一功函数金属层以及所述硬掩 膜层高于所述层间介电层的部分，形成第一金属栅极。
[0014] 可选地，在所述步骤S102中，在去除所述第二栅极的一部分的过程中所述第一栅 极也被去除一部分，去除后所述第一栅极与所述第二栅极均低于所述层间介电层。
[0015] 可选地，在所述步骤S102中，去除所述第一栅极与所述第二栅极的一部分所采用 的方法为CMP，其中所述CMP对所述第一栅极与所述第二栅极的去除速率高于对所述层间 介电层的去除速率。
[0016] 可选地，在所述步骤S102中，所述CMP所采用的研磨楽料包括Cabot公司的 A7100。
[0017] 可选地，在所述步骤S102中，所述第二栅极被去除的厚度为20~80/\。
[0018] 可选地，所述第一栅极被去除的厚度也为20~8:〇Λ。
[0019] 可选地，在所述步骤S101中，所述第一栅极与所述第二栅极的材料为多晶硅。
[0020] 可选地，在所述步骤S101中，经过所述CMP，所述第一栅极、所述第二栅极与所述 层间介电层处于同一高度。
[0021] 可选地，在所述步骤S103中，所述硬掩膜层的材料包括氮化钛。
[0022] 可选地，在所述步骤S103中，形成所述硬掩膜层的方法包括沉积法。
[0023] 可选地，在所述步骤S104中，所述栅极金属层的材料包括铝或铝合金。
[0024] 可选地，在所述步骤S105中，所述CMP所采用的研磨楽料包括Cabot公司的 A7100。
[0025] 可选地，在所述步骤S105之后还包括步骤S106:
[0026] 进行CMP，以暴露出所述第二栅极。
[0027] 可选地，在所述步骤S106中，所述CMP停止于所述第二栅极的上方。
[0028] 可选地，在所述步骤S106之后还包括如下步骤：
[0029] 去除位于所述第二类型晶体管区的所述第二栅极；
[0030] 在所述第二栅极原来的位置形成第二功函数金属层以及位于其上的第二金属栅 极。
[0031] 可选地，在所述步骤S101中，所述第一类型晶体管为P型金属栅极晶体管、所述第 二类型为N型金属栅极晶体管；
[0032] 或者，所述第一类型晶体管为N型金属栅极晶体管、所述第二类型晶体管为P型金 属栅极晶体管；
[0033] 或者，所述第一类型晶体管为P型金属栅极晶体管、所述第二类型晶体管为多晶 硅栅极晶体管；
[0034] 或者，所述第一类型晶体管为N型金属栅极晶体管、所述第二类型晶体管为多晶 硅栅极晶体管。
[0035] 本发明的另一个实施例提供一种电子装置，其包括根据如上所述的半导体器件的 制造方法制得的半导体器件。
[0036] 本发明的半导体器件的制造方法，包括去除第二栅极的一部分以使第二栅极低于 层间介电层的步骤，因此，在对栅极金属层进行CMP的过程中，位于第二栅极上方的栅极金 属层、第一功函数金属层以及硬掩膜层可以对第二栅极进行保护，避免对第二栅极（即，伪 栅极或多晶硅栅极）的过抛光，保证第二栅极的高度，从而提高半导体器件的性能和良率。 本发明的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
【附图说明】
[0037] 本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发 明的实施例及其描述，用来解释本发明的原理。
[0038] 附图中：
[0039] 图1A至1F为本发明的一个实施例的一种半导体器件的制造方法的相关步骤形成 的结构的剖视图；
[0040] 图2为本发明的一个实施例的一种半导体器件的制造方法的一种示意性流程图。
【具体实施方式】
[0041] 在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然 而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以 实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进 行描述。
[0042] 应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的 实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给 本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终 相同附图标记表示相同的元件。
[0043] 应当明白，当元件或层被称为"在...上"、"与...相邻"、"连接到"或"耦合到"其 它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层， 或者可以存