一种提高闪存单元有效沟道宽度的方法
【技术领域】
[0001]本发明涉及半导体制造技术，尤其涉及一种提高闪存单元有效沟道宽度的方法。
【背景技术】
[0002]在快闪存储器中，为了保证沟道边沿处的隧道氧化物厚度和绝缘性能，需要在浅沟道隔离(Shallow Trench Isolat1n, STI)形成后在沟道边界形成衬垫氧化物，目的在于使沟道边界转角变圆角(corner rounding)和改善器件的绝缘性能。目前业界一般采用现场蒸汽生成工艺(In-Situ Steam Generat1n, ISSG)来实现。
[0003]目前采用现场蒸汽生成工艺来实现沟道边界的corner rounding和改善器件的绝缘性能过程中，由于需要形成两层衬垫氧化物，那么硅表面被氧化，致使有效沟道宽度变窄，影响了器件的性能。
[0004]参考图1，为现有技术提供的闪存单元有效沟道宽度AA的剖面图。现有技术采用ISSG工艺形成衬垫氧化硅层，以硅衬底11的沟道边沿的硅作为反应物，具体过程为:(1)在硅衬底11上依次淀积牺牲氧化硅层12和掩膜氮化硅层13，以构成半导体衬底；(2)在半导体衬底上刻蚀隔离区和有源区；(3)采用ISSG工艺在隔离区形成第一衬底氧化硅层并去除，使沟道边沿的硅的厚度被大量消耗，此为有效沟道宽度AA的第一次降低；(4)再次采用ISSG工艺形成第二衬垫氧化硅层14，在该形成过程中，沟道边沿的硅的厚度又一次被大量消耗，此为有效沟道宽度AA的第二次降低。
[0005]因此现有技术的有效沟道宽度AA经过两次损耗而宽度大大降低。另一方面，现有技术中第二衬垫氧化硅层14的绝缘性能较差，可能导致后续填充物的杂质原子掺入有效沟道中，影响器件性能。
【发明内容】
[0006]本发明提供一种提高闪存单元有效沟道宽度的方法，通过采用高温氧化法淀积第二衬垫氧化硅层以提高有效沟道宽度，再对第二衬垫氧化硅层进行致密化处理以提高第二衬垫氧化硅层的绝缘性能，实现了提高闪存单元的有效沟道宽度。
[0007]本发明提供了一种提高闪存单元有效沟道宽度的方法，包括:
[0008]在半导体衬底上刻蚀隔离区和有源区，其中，所述半导体衬底由硅衬底、牺牲氧化石圭层和掩膜氮化娃层依次叠层而成；
[0009]对所述掩膜氮化硅层进行回刻至所述牺牲氧化硅层，并以剩余掩膜氮化硅层为掩膜刻蚀所述牺牲氧化硅层至所述硅衬底；
[0010]形成第一衬垫氧化娃层，其中，所述第一衬垫氧化娃层的厚度处于5nm?15nm之间；
[0011]去除所述第一衬垫氧化硅层，以形成圆滑转角的半导体结构；
[0012]采用高温氧化法淀积第二衬垫氧化硅层并致密化处理。
[0013]进一步地，在半导体衬底上刻蚀隔离区和有源区采用的工艺方法为浅沟道隔离工艺。
[0014]进一步地，对所述掩膜氮化硅层进行回刻至所述牺牲氧化硅层，并以剩余掩膜氮化硅层为掩膜刻蚀所述牺牲氧化硅层至所述硅衬底，包括:
[0015]采用湿法刻蚀工艺，对所述掩膜氮化硅层进行回刻至所述牺牲氧化硅层；以及以剩余掩膜氮化硅层为掩膜，刻蚀所述牺牲氧化硅层至所述硅衬底。
[0016]进一步地，形成第一衬垫氧化硅层采用的工艺方法为现场蒸汽生成工艺。
[0017]进一步地，形成第一衬垫氧化硅层所消耗的硅衬底的厚度在总厚度的40%?60%之间。
[0018]进一步地，去除所述第一衬垫氧化硅层采用的溶液为氢氟酸溶液。
[0019]进一步地，所述第二衬垫氧化娃层的厚度在5nm?15nm之间。
[0020]进一步地，所述第二衬垫氧化硅层的厚度大于所述牺牲氧化硅层的厚度。
[0021]进一步地，对所述第二衬垫氧化硅层进行致密化处理的致密化条件为:温度在700°C?900°C之间，处理时间为lOmin?60min之间，气体氛围为N2或者N2与Ar混合气体。
[0022]进一步地，所述闪存单元为N0R快闪存储器的闪存单元或者NAND快闪存储器的闪存单元。
[0023]本发明提供的提高闪存单元有效沟道宽度的方法，通过高温氧化法淀积第二衬垫氧化硅层，使硅衬底的沟道边沿的硅免受二次损耗，相应的提高了有效沟道宽度，再对第二衬垫氧化硅层进行致密化处理，提高了第二衬垫氧化硅层的绝缘性能，从而达到了提高有效沟道宽度和器件性能的效果。采用本发明的方法制造的闪存单元可作为N0R快闪存储器的闪存单元或NAND快闪存储器的闪存单元。
【附图说明】
[0024]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0025]图1是现有技术提供的闪存单元有效沟道宽度的剖面图；
[0026]图2是本发明实施例提供的一种提高闪存单元有效沟道宽度的方法的流程示意图；
[0027]图3是本发明实施例中的隔离区和有源区的剖面图；
[0028]图4是本发明实施例中的回刻硅衬底上的掩膜氮化硅层和牺牲氧化硅层后的剖面图；
[0029]图5是本发明实施例中的形成第一衬垫氧化硅层的剖面图；
[0030]图6是本发明实施例中的去除第一衬垫氧化硅层后的剖面图；
[0031]图7是本发明实施例中的淀积第二衬垫氧化硅层的剖面图。
【具体实施方式】
[0032]为使本发明的目的、技术方案和优点更加清楚，以下将参照本发明实施例中的附图，通过实施方式清楚、完整地描述本发明的技术方案，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0033]参考图2所示，为本发明实施例提供的一种提高闪存单元有效沟道宽度的方法的流程示意图，为了更加详尽的说明本发明的方法，结合图3?图7对本发明的各个步骤作进一步阐述。该方法具体步骤包括:
[0034]步骤110、在半导体衬底上刻蚀隔离区和有源区，其中，所述半导体衬底由硅衬底、牺牲氧化硅层和掩膜氮化硅层依次叠层而成；
[0035]参考图3，为本发明实施例中的隔离区和有源区的剖面图，对于步骤110，在半导体衬底上刻蚀隔离区和有源区，其中所述半导体衬底由硅衬底10、牺牲氧化硅层20和掩膜氮化硅层30依次叠层而成。在此提供一种优选的实现方式:在半导体衬底上刻蚀隔离区和有源区采用的工艺方法为浅沟道隔离工艺，也就是说，基于浅沟道隔离工艺在半导体衬底上刻蚀出隔离区和有源区，其中，有源区由隔离区限定。
[0036]掩膜氮化硅层30位于半导体衬底的顶部亦为阻挡层，用于阻挡杂质原子扩散到硅衬底10中以保护器件性能，以及作为刻蚀掩膜和抛光阻挡层。牺牲氧化硅层20位于掩膜氮化硅层30和硅衬底10之间亦为牺牲层，用于缓解掩膜氮化硅层30带来的应力，原因在于掩膜氮化硅层30的热膨胀系数与硅衬底10相差较多使两者界面应力过大，当掩膜氮化硅层30较厚时还可能引起膜破裂，而导致工艺失败或器件失散。
[0037]本步骤110中优选采用浅沟道隔离(Shallow Trench Isolat1n, STI)工艺技术，通过干法刻蚀在半导体衬底上刻蚀隔离区，其中，垂直的沟槽轮廓不利于后续隔离氧化硅层的填充要求，因此隔离区的侧面具有适当的倾斜度。隔离区隔离出的区域即为有源区。
[0038]步骤120、对所述掩膜氮化硅层进行回刻至所述牺牲氧化硅层，并以剩余掩膜氮化硅层为掩膜刻蚀所述牺牲氧化硅层至所述硅衬底；
[0039]参考图4，为本发明实施例中的回刻硅衬底10上的掩膜氮化硅层30和牺牲氧化硅层20后的剖面图，对于步骤120，对所述掩膜氮化硅层30进行回刻至所述牺牲氧化硅层20，并以剩余掩膜氮化硅层30为掩膜刻蚀所述牺牲氧化硅层20至所述硅衬底10。
[0040]本实施例中优选地，采用湿法刻蚀工艺，对所述掩膜氮化硅层30进行回刻至所述牺牲氧化硅层20，其中，湿法刻蚀工艺采用的溶液可以为热磷酸溶液。此处可以使用热磷酸溶液刻蚀所述掩膜氮化硅层30，原因在于对掩膜氮化硅层30的部分厚度进行刻蚀时需要进行严格的控制，相应的，热磷酸溶液对掩膜氮化硅层30的刻蚀具有良好的均匀性和较高的选择比。其次，以剩余掩膜氮化硅层30为掩膜，刻蚀所述牺牲氧化硅层20至所述硅衬底10，其中，刻蚀采用的溶液可以为氢氟酸溶液。此处可以使用氢氟酸溶液刻蚀所述牺牲氧化石圭层20,原因在于氢<氟酸溶液和牺牲氧化娃层20反应后的生成物是氟化娃(气体)和水。
[0041]本步骤120的目的在于露出牺牲氧化硅层20底部的硅衬底10，便于后续工艺在硅衬底10的转角进行圆滑。
[0042]步骤130、形成第一衬垫氧化硅层，其中，所述第一衬垫氧化硅层的厚度处于5nm?15nm之间；
[0043]参考图5，为本发明实施例中的形成第一衬垫氧化硅层40的剖面图，对于步骤130,形成第一衬垫氧化娃层40,其中，所述第一衬垫氧化娃层40的厚度处于5nm?15nm之间。在此提供一种优选的实现方式:形成第一衬垫氧化硅层40采用的工艺方法为现场蒸汽生成工艺(In-