芯片测试中监控烧熔丝达成率的方法
【技术领域】
[0001] 本发明是一种监控集成电路测试中烧熔丝达成率，并进行实时处理测试过程中因 接触电阻偏大导致熔丝烧熔丝不完全造成测试低良的情况，从而来提高烧熔丝品质的一种 方法。
【背景技术】
[0002] 集成电路的发展对电路的精准度和可编程性提出了更高的要求。随着对集成电路 尚性能指标的要求越来越尚，集成电路面临尚精度的要求日益明显，修调技术是实现尚精 度集成电路的必要手段。熔丝修调在传统的模拟电路以及高精度要求的数字电路中，起到 了越来越高的地位，在AC-DC、DC-DC、LD0(低压差线性稳压器)等类型的集成电路（IC)中有 广泛应用，烧熔丝不只是修调输出电压这么简单，视乎设计而定，其主要原理烧断IC芯片内 的电阻网络中的短路铝条以达到改变网络电阻的作用，熔丝可以修调的参数当然也取决于 该电阻在电路中的作用，输出电压、参考电压是最为常见的修调参数，此外如基准频率、电 流等也都可以通过修调做到很高的精度。
[0003] 烧熔丝的过程中通常应当注意电流、电压的这两项指标，用于修调的电流、电压都 不能太高。否则轻则影响测试结果，严重时甚至会导致损毁1C。以下为熔丝的介绍：
[0004] 传统的烧熔丝方案主要有3种，以激光烧断金属熔丝，或是以大电流烧断金属熔丝 和多晶硅熔丝。在集成电路设计中，熔丝作为电子产品内的关键性零件，主要应用于调整IC 内部的电阻与电容特性，或用于射频电路之中。
[0005] 如图1所示，普通的金属熔丝，一般是由一条条金属电阻或是薄膜等其他电阻所构 成。熔丝通常是中间窄两头宽的金属导线，利用探针引接大电流(一般控制在200mA左右)至 熔丝的修调点（图1中的TPAD)熔断，熔断之后不可恢复（由于扎针问题，可能存在烧不断的 情况发生）。
[0006] 如图2所示，一般的熔丝修调，采用的是电压源（电流源)将并联到电阻(或者电容） 两端的熔丝烧断达到修调的目的。采用此种方案修调的电阻只能向阻值大的方向调整（电 容向小的方向调整）。图2的示意图采用的是电阻串联网络；当A点接一个供电电压，B点接 地，当烧断熔丝FO~Fn中的任一个或多个时，串联的RO~Rn的阻值会变大，从而调整电阻Rc 右端节点的电压上升。也可以用电阻并联网络或者串并联网络，从而烧断集成电路中的熔 丝，可调整参考电压的升降。
[0007] 熔断熔丝需要较大的瞬间电流。具体所需电流，根据实际条宽和厚度而不尽相同， 一般通常是几百毫安。传统的熔丝修调方法通常利用电源或者电容通过继电器给熔丝间施 加电压产生较大的瞬间电流使熔丝熔断。但在需要熔丝修调的测试项目中，由于外界状态 的变化(例如:探针接触电阻变大)导致熔丝的熔断率低使得IC电路基准达不到工作要求。 由于某些产品的熔丝引起电参数变化为双向性，如果第一次熔丝烧不到位的话会导致不可 逆的损失。这就要求测试过程中要时刻关注良率的异常情况。由于产线的机台众多，操作人 员不可能实时地关注某一台测试机的情况，所以就可能会在这一过程中造成对测试产品不 可逆的损失。
【发明内容】
[0008] 本发明的目的在于克服现有技术中存在的不足，提供一种芯片测试中监控烧熔丝 达成率的方法，对于需要熔丝修调的测试芯片品种可以很好的关注测试过程中的修调情 况，从而针对性地做出相应调整;可进行再次烧熔丝过程，以及在连续出现需要再烧熔丝情 况时，及时发出告警，提醒操作人员调整烧熔丝操作。本发明采用的技术方案是：
[0009] -种芯片测试中监控烧熔丝达成率的方法，包括下述步骤：
[0010]步骤Sl，建立一张熔丝真值表，熔丝真值表中包含了芯片各个基准电压实测值范 围与需要烧断的熔丝的对应关系;所述熔丝数量至少两段以上，其中部分熔丝烧断后能够 引起基准电压上升，部分熔丝烧断后能够引起基准电压下降，各熔丝烧断后均对应一个基 准电压变化量;熔丝真值表中还设有基准电压标准值；
[0011] 熔丝真值表中设有基准电压最低参考值和最高参考值；
[0012] 步骤S2,进行一个芯片的测试，监控芯片的基准电压实测值；当基准电压实测值< 基准电压最低参考值，或2基准电压最高参考值，直接判定当前芯片为坏片；当基准电压最 低参考值〈基准电压实测值〈基准电压最高参考值，则继续后续步骤；
[0013] 步骤S3,基准电压实测值落入一个具体的基准电压实测值范围，若基准电压实测 值落在基准电压标准值所在的一个基准电压目标范围内，则芯片合格，若基准电压实测值 在基准电压目标范围外，则依据熔丝真值表中各个基准电压实测值范围与需要烧断的熔丝 的对应关系，将该具体的基准电压实测值范围对应的芯片各熔丝进行烧断；
[0014] 步骤S4,再次测量芯片基准电压实测值，若得到的基准电压实测值落在基准电压 标准值所在的一个基准电压目标范围内，则芯片烧熔丝成功，执行下一芯片的测试或其它 项目的测试；
[0015] 否则，按照烧断各段熔丝的基准电压实际变化量与基准电压理论变化量判断出相 应段的熔丝没有烧断，然后返回步骤S3，进行再一次烧熔丝过程。
[0016] 更优地，所述的芯片测试中监控烧熔丝达成率的方法中，设置一个再烧熔丝次数 计数变量，以及一个再烧熔丝次数上限值;再烧熔丝次数计数变量初始值为〇;
[0017] 需要进行再烧熔丝过程时，再烧熔丝次数计数变量累加一，判断再烧熔丝次数计 数变量是否小于等于再烧熔丝次数上限值，若是，才进行当前芯片下一次烧熔丝过程，若否 则停止烧熔丝。
[0018] 更优地，所述的芯片测试中监控烧熔丝达成率的方法，各个芯片依次进行测试过 程中，统计再烧熔丝次数计数变量的累加值，将再烧熔丝次数计数变量的累加值与芯片的 总数之比作为芯片熔丝烧不断情况的概率，若此概率高于设定值则报警提示。
[0019] 本发明的优点在于:对芯片测试中烧熔丝修调过程进行实时监测，能够及时发现 芯片良率的异常情况，避免了因熔丝第一次熔丝烧不到位而导致的不可逆损失。当连续出 现一次烧熔丝无法到位情况时能够及时给出报警提示。
【附图说明】
[0020] 图1为芯片内的熔丝结构示意图。
[0021]图2为芯片内熔丝修调示意图。
[0022]图3为本发明的烧熔丝电原理图。
[0023]图4为本发明的实施例流程图。
【具体实施方式】
[0024]下面结合具体附图和实施例对本发明作进一步说明。
[0025] 本实施例中，芯片测试中监控烧熔丝达成率的方法，包括下述步骤：
[0026] 步骤Sl，建立一张熔丝真值表，如下表所示；
[0028]本例中熔丝数量为四段，烧断某段熔丝后芯片的基准电压变化量在熔丝设计过程 中已经预先做了相关规定，本例中，各段熔丝烧断后引起的基准电压变化量分别为：-12.5mV(T3-GND)、-25mV(T2-GND)、-50mV(n-GND)、+100mV(T0-GND);T0-GND、T1-GND、T2-GND、T3-GND代表四段熔丝；
[0029]熔丝真值表中设有基准电压最低参考值500mv和最高参考值700mv;熔丝真值表中 还设有基准电压标准值600mv;芯片测试中，若基准电压实测值Vcs落在基准电压标准值所 在的一个基准电压目标范围（600mv~612.5mv)内，则芯片合格，无需进行烧恪丝修调；
[0030]熔丝真值表中包含了芯片各个基准电压实测值范围与需要烧断的熔丝的对应关 系;上表中数字逻辑1表示需要将该段熔丝烧断，0表示对应段的熔丝不作处理;例如第一行 中的I (TO-GND)表示基准电压实测值Vcs在500mV~512mV之间时需要将TO-GND的熔丝烧断 使Vcs的电压抬高到基准