沟槽隔离结构的制作方法及半导体器件的制作方法
【技术领域】
[0001]本申请涉及半导体集成电路的技术领域，具体而言，涉及一种沟槽隔离结构的制作方法及半导体器件。
【背景技术】
[0002]在半导体器件的制作过程中，需要在相邻的器件单元(例如CMOS图像传感器或双极性晶体管等)之间形成沟槽隔离结构，以将相邻的器件单元隔离开。沟槽隔离结构通常包括形成于衬底中的隔离沟槽以及填充于所述隔离沟槽中的填充材料层。在形成隔离沟槽隔离结构的过程中，通常需要对位于隔离沟槽的底部的衬底进行离子注入，以进一步提高沟槽隔离结构的隔离效果。
[0003]图1至图4示出了现有沟槽隔离结构的制作方法的流程示意图。该制作方法包括以下步骤:首先，在衬底10'的表面上形成具有通孔30'的掩膜层20'，进而形成如图1所示的基体结构；然后，沿通孔30'刻蚀衬底10'，以在衬底10'中形成隔离沟槽40'，进而形成如图2所示的基体结构；接下来，对位于隔离沟槽40'的底部的衬底10'进行离子注入以形成离子掺杂区50'，进而形成如图3所示的基体结构；最后，在经离子注入后的隔离沟槽40'中形成填充材料层60'，并去除掩膜层20'，进而形成如图4所示的基体结构。
[0004]在上述沟槽隔离结构的制作方法中，由于刻蚀衬底1(V所采用刻蚀工艺的各向异性较差，使得所形成隔离沟槽40'的侧壁与衬底10'的表面不够垂直；同时，由于离子注入的工艺过程不易控制，导致注入离子的注入方向偏离与衬底10'表面相垂直的方向。因此，在离子注入步骤中的注入离子很容易进入到位于隔离沟槽40'侧壁上的衬底10'中(特别是容易进入位于隔离沟槽40'靠近底部的侧壁的衬底10'中)，从而在位于隔离沟槽4(V侧壁的衬底1(V中形成离子掺杂区，进而降低了沟槽隔离结构的隔离效果。针对上述问题，目前还没有有效的解决方法。
【发明内容】
[0005]本申请旨在提供一种沟槽隔离结构的制作方法及半导体器件，以解决离子注入的过程中注入离子进入到位于隔离沟槽侧壁的衬底中的问题，进而提高沟槽隔离结构的隔离效果。
[0006]为了实现上述目的，本申请提供了一种沟槽隔离结构的制作方法，该制作方法包括以下步骤:在衬底的表面上形成具有通孔的掩膜层；沿通孔刻蚀衬底，以在衬底中形成宽度大于通孔的底部宽度的开口 ；沿开口进一步刻蚀衬底，以在衬底中形成隔离沟槽；对位于隔离沟槽的底部的衬底进行离子注入；以及在经离子注入后的隔离沟槽中形成填充材料层。
[0007]进一步地，在形成开口的步骤中，采用各向同性刻蚀工艺刻蚀衬底。
[0008]进一步地，各向同性刻蚀工艺为湿法刻蚀工艺或化学性干法刻蚀工艺。
[0009]进一步地，衬底的材料为单晶硅，在形成开口的步骤中，
[0010]采用湿法刻蚀工艺刻蚀衬底，湿法刻蚀工艺所采用的刻蚀液为氢氧化钾溶液或四甲基乙二胺溶液；或
[0011]采用化学性干法刻蚀工艺刻蚀衬底，化学性干法刻蚀所采用的刻蚀气体为XeF2或sf6。
[0012]进一步地，在形成开口的步骤中，形成宽度为通孔的底部宽度的1.2?2倍的开□。
[0013]进一步地，在形成隔离沟槽的步骤中，采用各向异性刻蚀工艺刻蚀衬底。
[0014]进一步地，各向异性刻蚀工艺为等离子体刻蚀工艺。
[0015]进一步地，形成具有通孔的掩膜层的步骤包括:在衬底的表面上形成掩膜层?’沿欲形成隔离沟槽的位置刻蚀掩膜层，以在掩膜层中形成通孔。
[0016]进一步地，掩膜层的材料为S12或Si3N4。
[0017]进一步地，形成填充材料层的步骤包括:形成覆盖隔离沟槽和掩膜层的填充材料预备层；以及刻蚀去除位于衬底的表面上的填充材料预备层和掩膜层，并将剩余的填充材料预备层作为填充材料层。
[0018]进一步地，填充材料层为氧化硅层或多晶硅层。
[0019]本申请还提供了一种半导体器件，包括器件单元及设置于相邻器件单元之间的沟槽隔离结构，其中沟槽隔离结构由本申请上述的制作方法制作而成。
[0020]应用本申请的技术方案，本申请通过沿掩膜层中通孔刻蚀衬底以在衬底中形成宽度大于通孔的底部宽度的开口，并沿开口进一步刻蚀衬底以在衬底中形成宽度大于通孔的底部宽度的隔离沟槽，使得后续离子注入的过程中注入离子和隔离沟槽的侧壁之间会产生一定空隙，从而解决了离子注入的过程中注入离子进入到位于隔离沟槽侧壁的衬底中的问题，进而提高了沟槽隔离结构的隔离效果。
【附图说明】
[0021]构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中:
[0022]图1示出了现有沟槽隔离结构的制作方法中，在衬底的表面上形成具有通孔的掩膜层后的基体的剖面结构示意图；
[0023]图2示出了沿图1所示的通孔刻蚀衬底，以在衬底中形成隔离沟槽后的基体的剖面结构示意图；
[0024]图3示出了对位于图2所示的隔离沟槽的底部的衬底进行离子注入后的基体的剖面结构示意图；
[0025]图4示出了在图3所示的隔离沟槽中形成填充材料层，并去除掩膜层后的基体的剖面结构示意图；
[0026]图5示出了本申请实施方式所提供的沟槽隔离结构的制作方法的流程示意图；
[0027]图6示出了在本申请实施方式所提供的沟槽隔离结构的制作方法中，在衬底的表面上形成具有通孔的掩膜层后的基体的剖面结构示意图；
[0028]图7示出了沿图6所示的通孔刻蚀衬底，以在衬底中形成宽度大于通孔的底部宽度的开口后的基体的剖面结构示意图；
[0029]图8示出了沿图7所示的开口进一步刻蚀衬底，以在衬底中形成隔离沟槽后的基体的剖面结构示意图；
[0030]图9示出了对位于图8所示的隔离沟槽的底部的衬底进行离子注入后的基体的剖面结构示意图；以及
[0031]图10示出了在图9所示的隔离沟槽中形成填充材料层后的基体的剖面结构示意图。
【具体实施方式】
[0032]需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
[0033]需要注意的是，这里所使用的术语仅是为了描述【具体实施方式】，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用属于“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
[0034]为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。
[0035]正如【背景技术】中所介绍的，在沟槽隔离结构的制作方法中，离子注入步骤中的注入离子很容易进入到位于隔离沟槽侧壁上的衬底中，从而在位于隔离沟槽侧壁的衬底中形成离子掺杂区，进而降低了沟槽隔离结构的隔离效果。本申请的发明人针对上述问题进行研究，提出了一种沟槽隔离结构的制作方法。如图5所示，该制作方法包括以下步骤:在衬底的表面上形成具有通孔的掩膜层；沿通孔刻蚀衬底，以在衬底中形成宽度大于通孔的底部宽度的开口 ；沿开口进一步刻蚀衬底，以在衬底中形成隔离沟槽；对位于隔离沟槽的底部的衬底进行离子注入；以及在经离子注入后的隔离沟槽中形成填充材料层。
[0036]上述制作方法通过沿掩膜层中的通孔刻蚀衬底以在衬底中形成宽度大于通孔的底部宽度的开口，并沿开口进一步刻蚀衬底以在衬底中形成宽度大于通孔的底部宽度的隔离沟槽，使得后续离子注入的过程中注入离子和隔离沟槽的侧壁之间会产生一定空隙，从而解决了离子注入的过程中注入离子进入到位于隔离沟槽侧壁的衬底中的问题，进而提高了沟槽隔离结构的隔离效果。
[0037]下面将更详细地描述根据本申请的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员，在附图中，为了清楚起见，扩大了层和区域的厚度，并且使用相同的附图标记表示相同的器件，因而将省略对它们的描述。
[0038]图6至图10示出了本申请提供的沟槽隔离结构的制作方法中，经过各个步骤后得到的基体的剖面结构示意图。下面将结合图6至图10，进一步说明本申请所提供的沟槽隔离结构的制作方法。
[0039]首先，在衬底10的表面上形成具有通孔30的掩膜层20，其结构如图6所示。具体地，形成具有通孔30的掩膜层20的步骤包括:在衬底10的表面上形成掩膜层20 ;沿欲形成隔离沟槽50的位置刻蚀掩膜层20，以在掩膜层20中形成如图6所示的通孔30。
[0040]上述掩膜层20的材料可以为本领域常见的掩膜材料。优选地，掩膜层20的材料为S12或Si3N4。形成掩膜层20的工艺可以为化学气相沉积等，其具体的工艺参数可以参照现有技术进行设定。刻蚀掩膜层20的工艺可以为干法刻蚀，更优选为等离子体刻蚀。刻蚀掩膜层20形成的通孔30的形状可以为倒梯形等。
[0041]上述衬底10的材料可以为单晶硅、绝缘体上硅或锗化硅等。其中，目前半导体器件的制作工艺中最常见的衬底10的材料为单晶硅。作为示例，在实施方式采用单晶硅作为衬底10的材料。
[0042]完成在衬底10的表面上形成具有通