基于硅通孔技术的半导体电容器及其制造方法、封装结构的制作方法
【技术领域】
[0001] 本发明涉及半导体电容器制造技术领域，具体涉及一种基于硅通孔技术的半导体 电容及其制造方法。
【背景技术】
[0002] 电容元件常用于集成电路中作为电子无源器件，具有储能、滤波、隔直等功能，是 大量使用的元件之一。目前，半导体工艺中常见的电容结构有金属氧化物半导体(M0S)电 容、PN结电容以及金属-绝缘-金属(ΜΠ 〇电容等。但此类电容单位面积电容值较低，如Μ頂电 容大约2fFAm2，，因此若要获得更大容量的电容（如10PF以上），就需要占据非常大的芯片 面积，增加了芯片成本。而如分立器件中的贴片电容常采用多层叉指电极结构，可以具有很 大的容值，但体积大，与半导体工艺不兼容，也不便于与集成电路芯片进行小型化封装。
[0003] 硅通孔(TSV，Through-Silicon Via)技术TVS技术是通过在芯片和芯片间制作垂 直通孔，实现芯片之间互连，能够使芯片在三维方向堆叠进行封装的3D封装技术，具有封装 尺寸更小，芯片速度更快等优点。
【发明内容】
[0004] 基于上述现有技术和存在的问题，本发明提出了一种基于硅通孔技术的半导体电 容器及其制造方法、封装结构，其基于硅通孔技术，实现了包括多层的金属层和绝缘电介质 质层重复形成的金属-绝缘电介质层的叠层结构的半导体电容器，具有很高的单位面积电 容值并且易于与其它集成电路芯片进行封装。
[0005] 本发明提出了一种基于硅通孔技术的半导体电容器，所述半导体电容器包括多层 金属层和绝缘电介质质层重复形成的金属-绝缘电介质层的叠层结构，同时将偶数层金属 层电气连接，奇数层金属层电气连接;每个所述叠层结构中都设置有衬底，且有底电极金属 柱贯穿所述衬底;其中：
[0006] 两两相邻的奇数层金属层通过若干个金属互连孔相连，并与底电极金属柱相连， 形成电容的一个电极;两两相邻的偶数层金属层通过若干个金属互连孔相连，并通过若干 个顶电极金属互连孔与顶电极金属层相连，形成电容的另一个电极;多层金属层作为多层 电极板，并由所述多层电极板组成半导体电容器。
[0007] 本发明还提出了一种基于硅通孔技术的半导体电容器制造方法，所述制造方法依 序包括以下步骤：
[0008] 第一步，在衬底上方沉积一层绝缘电介质层；
[0009] 第二步，刻蚀出贯穿衬底100和绝缘电介质层的通孔，然后在通孔内填充底电极金 属柱；
[0010]第三步，基于绝缘电介质层表面先后沉积形成第一金属层和第一绝缘电介质层；
[0011]第四步，基于第一绝缘电介质层表面先后沉积形成第二金属层和第二绝缘电介质 层；
[0012] 第五步，刻蚀第一绝缘电介质层、第二绝缘电介质层形成若干个互连通孔，然后填 充金属形成第一金属互连孔；
[0013] 第六步，即基于第二绝缘电介质层表面先后沉积形成第三金属层和第三绝缘电介 质层109;
[0014] 第七步，刻蚀第二绝缘电介质层、第三绝缘电介质层形成若干个通孔，然后填充金 属形成第二金属互连孔；
[0015] 第八步，基于第三绝缘电介质层表面先后沉积形成第四金属层和第四绝缘电介质 层；
[0016] 第九步，基于第四绝缘电介质层沉积形成缓冲绝缘电介质层，然后刻蚀第四绝缘 电介质层、缓冲层绝缘电介质层、填充金属形成若干个顶电极金属互连孔；
[0017] 第十步，基于缓冲绝缘电介质层沉积形成顶电极金属层。
[0018] 以上流程中，如果需要制作四层以上的电极板，只需要不断重复第三步~第八步， 半导体电容器包括多层的金属层和绝缘电介质质层重复形成的金属-绝缘电介质层的叠层 结构。
[0019] 本发明再提出了一种基于硅通孔技术的半导体电容器的有源器件芯片-无源器件 芯片-PCB板封装结构，所述封装结构包括无源器件芯片、有源器件芯片、PCB板、微焊球和焊 料球;其中：
[0020] 有源器件芯片包含有模拟电路、数字电路或者二者组合;无源器件芯片包含有本 发明的基于硅通孔技术的半导体电容器和金属互连孔;有源器件芯片倒扣于无源器件芯片 上方，通过微焊球与半导体电容器的顶电极金属层连接;PCB板位于无源器件下方，通过焊 料球与半导体电容器的底电极金属柱连接。
[0021] 与现有技术相比，上述技术方案的优点在于：
[0022] 1)通过叠层方式形成的电容器在不扩大占用面积的情况下，增加了电容器电极面 积，从而提高电容值，节约了成本；
[0023] 2)金属-绝缘-金属电容的两个电极可以分别由位于衬底上方和下方的金属引出， 利用3D封装技术可以使之与不同的外部电路(如集成电路芯片，PCB板等）电气连接，可实现 小型化封装，减少寄生效应。
【附图说明】
[0024] 图1至图10为本发明所提出的基于硅通孔技术的半导体电容器制造方法的制造过 程的剖面示意图；
[0025] 图11为包含本发明所提出的半导体电容器的一种有源器件芯片-无源器件芯片-PCB封装结构的剖面示意图。
[0026] 附图标记：
[0027] 100、衬底；
[0028] 101、绝缘层；
[0029] 102、底电极金属柱；
[0030] 103、第一金属层；
[0031] 104、第一电介质层；
[0032] 105、第二金属层；
[0033] 106、第二电介质层；
[0034] 107、金属互连孔；
[0035] 108、第三金属层；
[0036] 109、第三电介质层；
[0037] 110、第二金属互连孔；
[0038] 111、第四金属层；
[0039] 112、第四电介质层；
[0040] 113、缓冲层；
[00411 114、顶电极金属互连孔；
[0042] 115、顶电极金属层
[0043] 1、无源器件芯片；
[0044] 2、有源器件芯片；
[0045] 3、PCB 板；
[0046] 4、微焊球；
[0047] 5、焊料球。
【具体实施方式】
[0048] 以下结合附图及【具体实施方式】，进一步详述本发明的技术方案。
[0049] 本发明公开了一种半导体电容器制造方法的实施方案，如图1-图9所示，依次包括 如下步骤：
[0050] 第一步，在衬底100上方沉积一层绝缘层101，如图1所示；
[0051] 第二步，刻蚀出贯穿衬底100和绝缘层101的通孔，然后在通孔内填充底电极金属 柱102,如图2所示；
[0052]第三步，基于绝缘层101表面先后沉积形成第一金属层103和第一电介质层104,如 图3所示；
[0053]第四步，基于第一电介质层104表面先后沉积形成第二金属层105和第二电介质层 106,如图4所示；
[0054]第五步，刻蚀第一电介质层104、第二电介质层106形成若干个互连通孔，然后填充 金属形成第一金属互连孔107,如图5所不；
[0055]第六步，即基于第二电介质层106表面先后沉积形成第三金属层108和第三电介质 层109,如图6所示；
[0056]第七步，刻蚀第二电介质层106、第三电介质层109形成若干个通孔，然后填充金属 形成第二金属互连孔110，如图7所示；
[0057]第八步，基于第三电介质层109表面先后沉积形成第四金属