传导控制晶体管及其制备方法以及cis芯片结构的制作方法
【技术领域】
[0001]本发明涉及半导体技术领域，尤其涉及一种传导控制晶体管及其制备方法以及CIS芯片结构。
【背景技术】
[0002]CIS (CMOS Image Sensor)器件在我们的日常生活中扮演着越来越重要的角色，由于其成本低、功耗低、集成度高等优点，已成为移动电话、笔记本电脑、数码相机、数码摄像机等多种数码产品中的必备部件。CIS利用光电二极管将光信号转化成电信号，然后对电信号进行处理和存储，作为图形还原的数据。而随着CIS技术的不断提高，人们对数码产品中显示画面的质量要求也越来越高。为了得到高质量的显示画面，CIS器件中的像素数量变得越来越多，与此同时，每个像素的尺寸变得越来越小。
[0003]CIS包括传导控制晶体管、复位晶体管、源输出晶体管，CIS结构参考图1所示，包括:
[0004]半导体衬底10，所述半导体衬底中包括有浅沟槽隔离结构20，所述半导体衬底10包括一 N型深阱区30，所述N型深阱区30靠近所述半导体衬底10表面处中包括有一 P型浅掺杂区31，所述N型深阱区30和所述P型浅掺杂区31形成PN结结构，形成光电二极管，光电二极管将光信号转换成电信号。
[0005]传导控制晶体管50，所述传导控制晶体管50包括传导控制栅极氧化层51和传导控制栅极52。所述传导控制晶体管50还包括FD (Floating Diffus1n,浮动二极管)有源区53。所述FD有源区53包括有一 P型深阱区40和一 N型掺杂区531，所述P型深阱区40和所述N型掺杂区531形成PN结结构。光电二极管与FD有源区的PN结反向。
[0006]复位晶体管60，所述复位晶体管60包括复位栅极氧化层61以及复位栅极62。所述复位晶体管60还复位有源区63。
[0007]源输出晶体管80，所述源输出晶体管80，与FD有源区53相连接。
[0008]FD有源区53为一个PN结构，当要收集光电子的时候，与它连接的复位晶体管会关闭，有电子传到FD有源区53中的时候，电子就被FD有源区存储起来，导致FD有源区电压的变化，这个变化的电压会作用到源输出晶体管80的栅极上，使得源输出晶体管80中流过的电流发生变化。CIS芯片结构工作时就是通过判断光入射产生的电子注入到FD有源区之后导致源输出晶体管80中的电流变化量，从而反推出FD有源区上电压变化量，从而获得入射的电子数目，最终得到入射的光强度。
[0009]然而，在现有技术的CIS芯片结构中，由于FD有源区53存在漏电现象使得形成的像素单元产生亮点，影响成像质量。
[0010]FD有源区53的漏电主要是来自与所述N型深阱区和所述P型浅掺杂区的金属污染等。为了避免漏电，现有技术中通常在保持原有器件结构不变的情形下，采用砷注入代替磷注入形成所述N型深阱区30，由于砷的化学性质没有磷的化学性质活泼，因此可以减少一部分漏电的情况。但是，形成的像素单元还是会有亮点产生，难以根本解决漏电的问题。
【发明内容】
[0011]本发明的目的在于，提供一种传导控制晶体管及其制备方法以及CIS芯片结构，能够避免CIS芯片结构内的FD有源区的漏电现象，从而提供高质量的CIS芯片结构。
[0012]为解决上述技术问题，本发明提供一种传导控制晶体管，其特征在于，包括:
[0013]半导体衬底，所述半导体衬底中形成有一 N型深阱区和一 FD有源区，所述N型深阱区表面形成有一 P型浅掺杂区；
[0014]浅槽，形成于所述半导体衬底中，所述浅槽位于所述N型深阱区和所述FD有源区之间，所述浅槽的深度大于所述P型浅掺杂区的深度，所述浅槽中依次形成有层叠的传导控制栅极氧化层和传导控制栅极。
[0015]可选的，所述半导体衬底为P型半导体衬底。
[0016]可选的，所述传导控制栅极两侧还形成有侧壁氧化层。
[0017]可选的，所述侧壁氧化层背离所述传导控制栅极的一侧形成有钝化层。
[0018]可选的，所述钝化层为氮化硅。
[0019]可选的，所述N型深阱区下方的所述半导体衬底中还包括有一 N型埋层，所述N型埋层与所述N型深阱区电绝缘。
[0020]本发明还提供一种传导控制晶体管的制备方法，包括:
[0021]提供半导体衬底，所述半导体衬底中进行离子注入形成有一 N型深阱区，对所述N型深阱区靠近所述半导体衬底的表面进行离子注入形成有一P型浅掺杂区；
[0022]刻蚀所述N型深阱区之外的部分所述半导体衬底，形成一浅槽，所述浅槽的深度大于所述P型浅掺杂区的深度；
[0023]在所述浅槽中依次沉积传导控制栅极氧化层和传导控制栅极；
[0024]对所述半导体衬底进行离子注入过程，形成一 FD有源区，所述浅槽位于所述N型深阱区和所述FD有源区之间。
[0025]可选的，所述半导体衬底为P型半导体衬底。
[0026]可选的，在所述传导控制栅极两侧形成侧壁氧化层。
[0027]可选的，在所述侧壁氧化层背离所述传导控制栅极的一侧形成钝化层。
[0028]可选的，所述钝化层为氮化硅。
[0029]可选的，分别对所述半导体衬底进行一浅掺杂离子注入过程和深掺杂离子注入过程，形成所述FD有源区。
[0030]可选的，在所述N型深阱区下方的所述半导体衬底中还形成有一 N型埋层，所述N型埋层与所述N型深阱区电绝缘。
[0031]本发明还提供一种CIS芯片结构，包括传导控制晶体管、复位晶体管、源输出晶体管，其特征在于，所述传导控制晶体管为以上所述的传导控制晶体管。
[0032]与现有技术相比，本发明提供的传导控制晶体管及其制备方法以及CIS芯片结构具有以下优点:
[0033]本发明提供的传导控制晶体管及其制备方法以及CIS芯片结构中，传导控制晶体管包括:半导体衬底，所述半导体衬底中形成有一 N型深阱区和一 FD有源区，所述N型深阱区表面形成有一P型浅掺杂区，所述N型深阱区和所述P型浅掺杂区形成光电二极管；所述半导体衬底中还形成有一浅槽，所述浅槽位于所述N型深阱区和FD有源区之间，所述浅槽的深度大于所述P型浅掺杂区的深度，所述浅槽中形成有传导控制栅极氧化层和传导控制栅极。本发明中，所述浅槽中的传导控制栅极氧化层可以将所述P型浅掺杂区与所述FD有源区隔离，避免所述P型浅掺杂区中产生的漏电传到所述FD有源区。同时，将因离子注入产生损伤的所述半导体衬底刻蚀掉形成所述传导控制栅极氧化层，可以减少损伤产生的漏电。
【附图说明】
[0034]图1为现有技术中CIS芯片结构示意图；
[0035]图2为本发明中传导控制晶体管制备方法的流程图；
[0036]图3a至图3d为本发明中制备传导控制晶体管各步骤对应的器件剖面结构示意图；
[0037]图4为本发明中CIS芯片结构示意图。
【具体实施方式】
[0038]下面将结合示意图对本发明的传导控制晶体管及其制备方法以及CIS芯片结构进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
[0039]为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
[0040]在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
[0041]本发明的核心思想在于，提供的传导控制晶体管及其制备方法以及CIS芯片结构中，传导控制晶体管包括:半导体衬底，所述半导体衬底中形成有一 N型深阱区和一 FD有源区，所述N型深阱区表面形成有一 P型浅掺杂区，所述N型深阱区和所述P型浅掺杂区形成光电二极管；所述半导体衬底中还形成有一浅槽，所述浅槽位于所述N型深阱区和FD有源区之间，所述浅槽的深度大于所述P型浅掺杂区的深度，所述浅槽中形成有传导控制栅极氧化层和传导控制栅极。本发明中，所述传导控制栅极氧化层可以将所述P型浅掺杂区与所述FD有源区隔离，避免所述P型浅掺杂区中产生的漏电传到所述FD有源区。同时，将因离子注入产生损伤的所述半导体衬底刻蚀掉形成所述传导控制栅极氧化层，可以减少损伤产生的漏电。
[0042]图2本发明的传导控制晶体管的制备方法的流程图，下面根据图2并结合图3a至图3d对本发明的传导控制晶体管进行具体说明:
[0043]执行步骤S1:参考图3a所示，提供半导体衬底100，通过离子注入在所述半导体衬底100中形成有一 N型深阱区210，并在所述N型深阱区210靠近所述半导体衬底100表面处进行离子注入形成一 P型浅掺杂区220，所述N型深阱区与所述P型浅掺杂区形成PN结结构，形成光电二极管。
[0044]执行步骤S2:参考图3b所示，刻蚀所述N型深阱区210之外的部分所述半导体衬