一种新型高压led的制作方法
【技术领域】
[0001 ]本发明涉及LED制造技术领域，特别是涉及一种新型高压LED的制作方法。
【背景技术】
[0002] 发光二极管(Light Emitting Diode，简称LED)是一种半导体发光器件，由镓(Ga) 与砷(As)、磷(P)、氮(N)、铟(In)的化合物组成，利用半导体P-N结电致发光原理制成。LED以 其亮度高、低功耗、寿命长、启动快，功率小、无频闪、不容易产生视视觉疲劳等优点，成为新 一代光源首选。
[0003] 随着行业的不断发展，LED芯片在追逐更高光效、更高功率、更高可靠性的方向一 步一步迈进。而在LED应用端，主要占据市场的依旧为小功率和中功率芯片，大功率芯片由 于良率问题只有少数公司涉足。
[0004] 近年来许多新型LED芯片出现在公众视野内，其中高压(High voltage)LED，以其 效率优于一般传统低压LED，备受关注。高压LED效率高主要归因于小电流、多单元的设计能 均匀的将电流扩散开，而且高压LED可以实现直接高压驱动，从而节省LED驱动的成本。现有 的高压LED芯片存在着功率增加、散热难及可靠性降低的问题。
[0005] 针对散热问题，业界对高压LED芯片的结构出了进一步的改进。例如，专利申请号 为201510022007.8采用增加导热柱的方法来增加芯片的散热性。但是该法工艺实现难度 高，不易广泛应用于大规模生产。
[0006] 因此，提供一种新型高压LED的制作方法是本领域技术人员需要解决的课题。
【发明内容】
[0007] 鉴于以上所述现有技术的缺点，本发明的目的在于提供一种新型高压LED的制作 方法，用于解决现有技术高压LED散热难、工艺复杂等问题。
[0008] 为实现上述目的及其他相关目的，本发明提供一种新型高压LED的制作方法，所述 制作方法至少包括：
[0009] 1)提供生长衬底，在所述生长衬底上生长外延层，所述外延层包括N型GaN层、生长 在所述N型GaN层表面的多量子阱层以及生长在所述多量子阱层表面的P型GaN层；
[0010] 2)刻蚀所述外延层，形成暴露所述生长衬底的隔离沟槽，使所述外延层形成多个 相互独立的芯片；
[0011] 3)刻蚀每个芯片的外延层，形成暴露所述N型GaN层的开口；
[0012] 4)在所述P型GaN层表面形成反射金属层，在所述反射金属层上覆盖隔离金属层；
[0013] 5)在所述外延层和隔离金属层表面覆盖第一绝缘层，在所述开口中第一绝缘层表 面开孔，暴露出所述N型GaN层，同时在所述第一绝缘层表面开孔，形成暴露所述隔离金属层 的互联窗口，其中第一个芯片中所述隔离金属层表面不开孔；
[0014] 6)在所述第一绝缘层表面、开口以及互联窗口中填充互联金属层，使相邻芯片的 隔离金属层与N型GaN层电连，形成串联结构；
[0015] 7)在所述第一绝缘层和互联金属层表面覆盖第二绝缘层，其中，在最末尾芯片表 面的第二绝缘层上形成N电极接触孔；
[0016] 8)在所述第二绝缘层和互联金属层表面以及隔离沟槽中覆盖键合金属层，通过所 述键合金属层将步骤7)获得的结构与导热衬底键合；
[0017] 9)剥离所述生长衬底，从背面依次刻蚀所述第一个芯片的N型GaN层、多量子阱层 以及P型GaN层，形成暴露反射金属层的P电极接触孔；
[0018] 10)形成第三绝缘层，刻蚀所述P电极接触孔中的第三绝缘层，在所述P电极接触孔 中填充与第一个芯片的反射金属层电连的P电极。
[0019] 作为本发明新型高压LED的制作方法的一种优化的方案，所述步骤2)中采用ICP刻 蚀或者激光划裂的方法形成所述隔离沟槽，所述隔离沟槽呈倒梯形结构。
[0020] 作为本发明新型高压LED的制作方法的一种优化的方案，所述反射金属层的材料 为Ni、A、T i、Pt或者Au中的一种或多种的组合，厚度范围为1 〇〇~5000A。
[0021] 作为本发明新型高压LED的制作方法的一种优化的方案，所述互联金属层的材料 为Cr、Al、Ti、Ni、Pt或者Au中的一种或多种的组合，厚度范围为丨0000-20000,4。
[0022]作为本发明新型高压L E D的制作方法的一种优化的方案，所述隔离沟槽中的互联 金属层与第一绝缘层构成0DR结构，使所述隔离沟槽成为反射沟槽。
[0023] 作为本发明新型高压LED的制作方法的一种优化的方案，所述第一绝缘层、第二绝 缘层和第三绝缘层选自Si02、Si 3N4或DBR中的一种或多种材料形成的材料堆层。
[0024] 作为本发明新型高压LED的制作方法的一种优化的方案，所述导热衬底为金属衬 底、硅衬底或者钼衬底，具有导热以及导电能力。
[0025] 作为本发明新型高压LED的制作方法的一种优化的方案，所述步骤9)中采用激光 剥离或者湿法腐蚀的方法剥离所述生长衬底。
[0026] 作为本发明新型高压LED的制作方法的一种优化的方案，采用ICP刻蚀或者湿法腐 蚀的方法从背面依次刻蚀所述第一个芯片的N型GaN层、多量子阱层以及P型GaN层，形成暴 露反射金属层的P电极接触孔。
[0027] 作为本发明新型高压LED的制作方法的一种优化的方案，所述生长衬底为蓝宝石 衬底
[0028] 如上所述，本发明的新型高压LED的制作方法，所述制作方法包括:在生长衬底上 进行外延层沉积;形成隔离沟槽;mesa平台刻蚀、形成反射金属层;形成隔离金属层;形成第 一绝缘层;形成互联金属层;形成第二绝缘层;形成键合金属层;键合导热衬底;移除蓝宝石 生长衬底；制作P电极等步骤。本发明通过剥离低导电的生长衬底，将发光体转移到高导热 率的衬底上来提高芯片的散热能力。本发明制作的高压LED具有良好的散热性以及易封装 性等特点，适用于大规模工艺生产中。
【附图说明】
[0029] 图1为本发明新型高压LED的制作方法步骤1)中呈现的结构示意图。
[0030] 图2为本发明新型高压LED的制作方法步骤2)中呈现的结构示意图。
[0031] 图3为本发明新型高压LED的制作方法步骤3)中呈现的结构示意图。
[0032] 图4~图5为本发明新型高压LED的制作方法步骤4)中呈现的结构示意图。
[0033] 图6为本发明新型高压LED的制作方法步骤5)中呈现的结构示意图。
[0034] 图7为本发明新型高压LED的制作方法步骤6)中呈现的结构示意图。
[0035] 图8为本发明新型高压LED的制作方法步骤7)中呈现的结构示意图。
[0036] 图9~图10为本发明新型高压LED的制作方法步骤8)中呈现的结构示意图。
[0037]图11~图12为本发明新型高压LED的制作方法步骤9)中呈现的结构示意图。
[0038]图13~图14为本发明新型高压LED的制作方法步骤10)中呈现的结构示意图。 [0039] 元件标号说明
[0040] 1 生长衬底
[0041 ] 2 外延层
[0042] 21 N型GaN层
[0043] 22多量子阱层
[0044] 23 P 型 GaN层
[0045] 3 隔离沟槽
[0046] 4 开口
[0047] 5 反射金属层
[0048] 6 隔离金属层
[0049] 7 第一绝缘层
[0050] 8 互联窗口
[00511 9 互联金属层
[0052] 10第二绝缘层
[0053] 11 N电极接触孔
[0054] 12键合金属层
[0055] 13导热衬底
[0056] 14 P电极接触孔
[0057] 15第三绝缘层
[0058] 16 P 电极
【具体实施方式】
[0059]以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书 所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实 施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离 本发明的精神下进行各种修饰或改变。
[0060] 请参阅附图。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明 的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形 状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布 局型态也可能更为复杂。
[0061] 本发明提供一种新型高压LED的制作方法，下面结合附图1~图14,对本发明实施 例的新型高压LED的制作方法进行说明。所述方法至少包括以下几个步骤：
[0062] 首先进行步骤一，请参阅附图1，提供生长衬底1，在所述生长衬底1上生长外延层 2,所述外延层2包括N型GaN层21、生长在所述N型GaN层21表面的多量子阱层22以及生长在 所述多量子阱层22表面的P型GaN层23。
[0063] 所述生长衬底1可以是蓝宝石衬底等低导热率衬底，当然，根据工艺需要，也可以 是其他适合制作LED芯片的衬底，例如尖晶石(1%41 2〇4)、3丨(：、2113、211〇或6&48衬底等等，在此 不限。本实施例中所述生长衬底1优选为蓝宝石衬底。外延生长N型GaN层21、多量子阱层22 及P型GaN层23的工艺是常规工艺，在此不再一一赘述。
[0064] 其次执行步骤二，请参阅附图2，刻蚀所述外延层2，形成暴露所述生长衬底2的隔 离沟槽3,使所述外延层2形成多个相互独立的芯片。
[0065] 本步骤中，可以通过对外延层2采用ICP蚀刻工艺或者激光划裂等方法，在外延层2 上形成隔离沟槽3,隔离沟槽3的深度至生长衬底1表面、露出生长衬底1，在外延层2上设置 所述隔离沟槽3,使所述外延层2形成彼此相互独立多个芯片，后续通过互联金属层该多个 芯片可以形成串联结构，这些芯片包括串联结构中的第一个芯片、第二个芯片、……、最末 尾芯片。为了方便图示，附图2中仅画出3个芯片，从左到右依次可以代表第一个芯片、中间 芯片和最末尾芯片。
[0066]需要说明的是，所述隔离沟槽3-般呈上宽下窄的倒梯形结构。为了图示方便，附 图2~图14中的隔离沟槽3均画成侧壁垂直的矩形结构。
[0067]然后执行步骤三，请再参阅附图3,刻蚀每个芯片的外延层2,形成暴露所述N型GaN 层21的开口 4。
[0068] 如图3所示，可以采用干法刻蚀或者湿法刻蚀工艺对独立的每一个芯片进行刻蚀， 在每一个芯片表面形成贯穿P型GaN层23、多量子阱层22直到N型GaN层21表面的开口 4。
[0069] 本实施例中，采用干法刻蚀工艺，例如ICP或者PIE工艺进行刻蚀，刻蚀未刻穿所述 N型GaN层21，形成暴露所述N型GaN层21的开口 4。