鳍式场效应晶体管及其制造方法
【技术领域】
[0001]本发明属于半导体制造领域，尤其涉及一种鳍式场效应晶体管及其制造方法。
【背景技术】
[0002]随着半导体器件的高度集成，MOSFET沟道长度不断缩短，一系列在MOSFET长沟道模型中可以忽略的效应变得愈发显著，甚至成为影响器件性能的主导因素，这种现象统称为短沟道效应。短沟道效应会恶化器件的电学性能，如造成栅极阈值电压下降、功耗增加以及信噪比下降等问题。
[0003]目前，为了解决短沟道效应的问题，提出了鳍式场效应晶体管(Fin-FET)的立体器件结构，Fin-FET是具有鳍型沟道结构的晶体管，它利用薄鳍的几个表面作为沟道，从而可以防止传统晶体管中的短沟道效应，同时可以增大工作电流。
[0004]在Fin-FET的制造工艺中，首先，在形成鳍并在鳍上形成栅电极；而后，在鳍的两端进行大角度离子注入，以形成轻掺杂区(LDD, Lightly Doped Drain);接着,通过选择性外延在鳍的两端上形成源漏区。在此过程中，LDD注入后，鳍的表面特别是尖端处有损伤，不利于后续高质量低缺陷的外延源漏的生长，同时，该LDD区域在后续的选择性外延中，将经受长时间的高温，导致结深严重扩散，梯度较缓，不利于器件的短沟道效应的控制。
【发明内容】
[0005]本发明的目的在于克服现有技术中的不足，提供一种鳍式场效应晶体管的制造方法。
[0006]为实现上述目的，本发明的技术方案为:
[0007]—种鳍式场效应晶体管的制造方法，包括:
[0008]提供衬底，所述衬底上形成有鳍，鳍之间形成有隔离；
[0009]在鳍上形成栅极；
[0010]去除栅极两端的部分厚度的鳍，以形成下沉区；
[0011]进行选择性外延生长及原位掺杂，以在下沉区表面上形成具有第一掺杂类型的第一掺杂层，以及填充下沉区的具有第二掺杂类型的源漏延伸区。
[0012]可选的，所述鳍形成在体硅衬底中，形成隔离的步骤包括:进行隔离材料的淀积；进行平坦化；去除部分厚度的隔离材料，以形成隔离。
[0013]可选的，在进行平坦化与去除部分厚度的隔离材料之间，还包括步骤:进行离子注入，以在鳍中形成穿通停止层。
[0014]可选的，还包括步骤:通过选择性外延在源漏延伸区上形成源漏区。
[0015]可选的，所述源漏区上形成有接触刻蚀停止层。
[0016]可选的，所述下沉区的底部高于隔离。
[0017]此外，还提供了上述方法形成的鳍式场效应晶体管，包括:
[0018]衬底；
[0019]衬底上的鳍；
[0020]鳍之间的隔离；
[0021]鳍上的栅极；
[0022]栅极两端的鳍具有下沉区，下沉区表面上形成有具有第一掺杂类型的第一掺杂层，以及填充下沉区的具有第二掺杂类型的源漏延伸区。
[0023]可选的，还包括:形成于鳍中的穿通停止层。
[0024]可选的，还包括形成于源漏区上的接触刻蚀停止层。
[0025]可选的，所述下沉区的底部高于隔离。
[0026]本发明的鳍式场效应晶体管及其制造方法，在鳍的两端形成下沉区，该下沉区上先外延原位形成与源漏延伸区相反掺杂的一掺杂层，而后在形成源漏延伸区，从而形成前置的反掺杂区，以产生陡峭的源漏延伸结区，控制源漏延伸区的横向结深，进而更好的控制器件的短沟道效应。
【附图说明】
[0027]为了更清楚地说明本发明实施的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0028]图1示出了本发明的鳍式场效应晶体管的制造方法的流程图；
[0029]图2-图1lB为根据本发明实施例制造鳍式场效应晶体管的各个制造过程中的截面结构示意图，其中，图2-图11为沿栅长方向的晶体管的截面结构示意图，图2A-11A为沿鳍延伸方向的晶体管的截面结构示意图，图6B-11B为沿源漏区方向的晶体管的截面结构示意图。
【具体实施方式】
[0030]为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的【具体实施方式】做详细的说明。
[0031]在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
[0032]其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
[0033]需要说明的是，在本发明的附图中，相同序号的附图，如图2和图2A，图6和图6A、图6B，为同一制造过程中晶体管的不同方向的截面示意图，其中，图2-图11为沿栅长方向的晶体管的截面结构示意图，图2A-11A为沿鳍延伸方向的晶体管的截面结构示意图，图6B-11B为沿源漏区方向的晶体管的截面结构示意图。
[0034]本发明提出了一种鳍式场效应晶体管的制造方法，包括步骤:提供衬底，所述衬底上形成有鳍，鳍之间形成有隔离；在鳍上形成栅极；去除栅极两端的部分厚度的鳍，以形成下沉区；进行外延生长及原位掺杂，以在下沉区表面上形成具有第一掺杂类型的第一掺杂层，以及填充下沉区的具有第二掺杂类型的源漏延伸区。
[0035]本发明的制造方法，在形成源漏延伸区时，先在鳍的两端形成下沉区，该下沉区上外延原位形成与源漏延伸区相反掺杂的一掺杂层，而后再形成源漏延伸区，从而形成前置的反掺杂区，以产生陡峭的源漏延伸结区，控制源漏延伸区的横向结深，进而更好的控制器件的短沟道效应。该方法可以应用在前栅或后栅工艺中。
[0036]为了更好的理解本发明的技术方案和技术效果，以下将结合制造方法的流程示意图图1对具体的实施例进行详细的描述。
[0037]在步骤S01，提供衬底100，所述衬底上形成有鳍102，鳍之间形成有隔离110，参考图5和图5A所示。
[0038]在本发明实施例中，所述衬底为半导体衬底，可以为Si衬底、Ge衬底、SiGe衬底、SOI (绝缘体上娃,Silicon On Insulator)或 GOI (绝缘体上错,Germanium On Insulator)等。在其他实施例中，所述半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等,还可以为叠层结构,例如Si/SiGe等,还可以其他外延结构,例如SGOI (绝缘体上锗硅)等。
[0039]在本实施例中，所述衬底100为体硅衬底。
[0040]在一个具体的实施例中，可以通过如下步骤来提供鳍102及隔离110。
[0041]首先，在体硅的衬底100上形成氮化硅的第一硬掩膜104 ;而后，采用刻蚀技术，例如RIE (反应离子刻蚀)的方法，刻蚀衬底100来形成鳍102，从而形成了衬底100上的鳍102，如图2和图2A所示。
[0042]接着，进行填充二氧化硅的隔离材料106，如图3和图3A所示；并进行平坦化工艺，如进行化学机械平坦化，直至暴露出第一硬掩膜104，如图4和图4A所示；在此时，可以进行离子注入，由第一硬掩膜104保护鳍，在鳍102中形成穿通停止层108的掺杂区，该掺杂区位于鳍沟道的下方，用于防止鳍沟道的穿通。
[0043]而后，可以使用湿法腐蚀，如高温磷酸去除氮化硅的第一硬掩膜104，使用氢氟酸腐蚀去除一定厚度的隔离材料，保留部分的隔离材料在鳍102之间，从而形成了隔离110，如图5和图5A所示。
[0044]在步骤S02，在鳍上形成栅极114，参考图6、图6A和6B所示。
[0045]在本发明中，该栅极114可以为前栅工艺中的栅极，也可以为后栅工艺中的伪栅极。在本实施例中，为后栅工艺中的伪栅极。
[0046]具体的，首先分别淀积栅介质材料、伪栅介质材料以及第二硬掩膜材料，栅介质材料可以为热氧化层或高k介质材料等，在本实施例中可以为