具有弱电流通路的半导体元件的制作方法
【技术领域】
[0001]本发明涉及一种半导体元件，特别为当栅极处于弱电压范围时，其中一第一导电型浅掺杂区可提供一弱电流通路的半导体元件。
【背景技术】
[0002]图1A-1B所示的现有半导体元件10具有双表面电场缩减(Double Resurf)的场效晶体管的结构，其中图1B为根据图1A中剖切线AA’的剖面图。半导体元件10包含一基板SUB，其上设置一第一导电型井区NW，而第一导电型井区NW上从图1B自左至右，分别具有一第二导电型本体区PB0DY、一源极S、一绝缘层F0X、以及一漏极D，绝缘层FOX下方具有一第二导电型井区ΡΤ0Ρ。半导体元件10又包含一栅极G，设置于基板SUB之上，其一部分位于栅极氧化层GOX上方、另一部分位于绝缘层FOX —部分的上方。
[0003]连接于栅极G的电压可控制源极S与漏极D间的电流导通状态，源极S与漏极D间的电流方向如图1B所示，电流沿着一电流通路Ch前进。因双表面电场缩减的效果，电流通路Ch具有较长的通路，因此适合于高压操作。但当栅极G的控制电压处于弱电压(低电压)范围时，导通电阻也因此而相对较高，且在弱电压时易发生操作错误，例如应为导通却不能导通。因此，半导体元件10的设计虽可具有较佳的高压操作特性，但在弱电压范围内却造成不必要的耗能以及操作精确度降低。
[0004]因此，本发明提供一种半导体元件以解决上述问题。
【发明内容】
[0005]本发明的目的在于克服现有技术的不足与缺陷，提出一种半导体元件，当栅极处于弱电压范围时，其中一第一导电型浅掺杂区可提供一弱电流通路，避免在弱电压范围内造成不必要的耗能以及操作精确度的降低。
[0006]为达上述目的，就其中一个观点，本发明提供一种具有弱电流通路的半导体元件，其中包含:一基板；一第一导电型井区，设置于该基板上，该第一导电型井区内形成一源极、一第二导电型井区、以及一漏极；多个绝缘层与多个第一导电型浅掺杂区，沿一第一方向彼此交错设置于该第二导电型井区上方，该多个绝缘层与该多个第一导电型浅掺杂区沿一第二方向分别具有一第一端与一第二端，该第一端接近于该源极而该第二端接近于该漏极，其中该第一方向和该第二方向相交；以及一栅极，靠近该多个绝缘层的第一端，该栅极一部分位于该第一导电型井区上的一栅极氧化层上方、另一部分位于各该多个绝缘层的一部分的上方；其中，该多个第一导电型浅掺杂区提供该源极与该漏极之间一弱电流通路。
[0007]—实施例中，当该栅极于一相对较弱电压范围时，该弱电流通路导通；当该栅极于一相对较强电压范围时，该弱电流通路不导通。
[0008]一实施例中，该第一导电型浅掺杂区的第一端并未紧接该栅极较靠近的一侧，其间留有距离。
[0009]一实施例中，该第一导电型浅掺杂区的第二端紧接该漏极。
[0010]—实施例中，该第一导电型浅掺杂区的第二端并未紧接该漏极较靠近的一侧，其间留有距离。
[0011]下面通过具体实施例详加说明，当更容易了解本发明的目的、技术内容、特点及其所达成的功效。
【附图说明】
[0012]图1A、1B显示现有技术的半导体元件；
[0013]图2A、2B、2C显示根据本发明一实施例的半导体元件示意图；
[0014]图3A、3B显示根据本发明另一实施例的半导体元件示意图。
[0015]图中符号说明
[0016]10、20、30半导体元件
[0017]AA’、BB’、CC’、DD’剖切线
[0018]Ch电流通路
[0019]Chl强电流通路
[0020]Ch2弱电流通路
[0021]D漏极
[0022]FOX绝缘层
[0023]FSl第一端
[0024]FS2第二端
[0025]G栅极
[0026]GOX栅极氧化层
[0027]ND第一导电型浅掺杂区
[0028]NSl第一端
[0029]NS2第二端
[0030]NW第一导电型井区
[0031]PTOP第二导电型井区
[0032]PBODY第二导电型本体区
[0033]S源极
[0034]SUB基板
[0035]X位置线
【具体实施方式】
[0036]有关本发明的前述及其它技术内容、特点与功效，在以下配合参考图式的一较佳实施例的详细说明中，将可清楚的呈现。本发明中的图式均属示意，主要意在表示各区域之间的位置相对关系，至于形状、厚度与宽度则并未依照比例绘制。
[0037]图2A-2C显示本发明提供一种半导体元件20，其中图2A为俯视图、图2B为根据图2A中剖切线BB’的剖面图、图2C为根据图2A中剖切线CC’的剖面图。与图1A-1B的现有技术相较，其中主要的差异为现有技术半导体元件10的绝缘层FOX为一连续结构，而半导体元件20的各绝缘层FOXl之间分别设置第一导电型浅掺杂区ND。参照图2A-2C，半导体元件20包含:一基板SUB ;—第一导电型井区NW，设置于基板SUB上，第一导电型井区NW中形成一源极S、一第二导电型井区PTOP、以及一漏极D ;多个绝缘层FOXl与多个第一导电型浅掺杂区ND，沿第一方向(本实施例中的轴向)彼此相邻、交错、且设置于第二导电型井区PTOP上方，其中绝缘层FOXl沿第二方向(本实施例中的径向)分别具有一第一端FSl与一第二端FS2,且第一导电型浅掺杂区ND沿该第二方向分别具有一第一端NSl与一第二端NS2，第一端FSl、NSl接近于源极S，而第二端FS2、NS2接近于漏极D ；以及一栅极G，靠近绝缘层FOXl的第一端FSl，栅极G —部分位于第一导电型井区NW上的一栅极氧化层GOX上方、另一部分位于绝缘层FOX—部分的上方，其中该第一方向和该第二方向相交。
[0038]如图2B、2C所示，源极S与漏极D间具有一强电流通路Chl与一弱电流通路Ch2。当栅极G处于较高电压范围(例如为半导体元件20设计