半导体装置及其制造方法
【技术领域】
[0001 ]本申请要求基于2013年9月30日提交的日本专利申请第2013-204162号的优先权。该申请的全部公开内容以参照的方式援引于该说明书中。
[0002]本说明书公开一种关于具有异质结的半导体装置及其制造方法的技术。
【背景技术】
[0003]已知一种将被形成于异质结处的二维电气层作为沟道而使用的半导体装置。在这种类型的半导体装置中，常闭型的开发正在推进，其中一个示例被公开于日本特开2011-29507号公报中。在以下的说明中，将日本特开2011-29507号公报称为专利文献I。在专利文献I的半导体装置中，在具有异质结面的半导体层的表面的一部分处设置P型半导体层。并且，在该P型半导体层的表面上设置η型半导体层，且在η型半导体层的表面上设置栅电极。在专利文献I的半导体装置中，在未向栅电极施加导通电压时，从P型半导体层延伸的耗尽层使二维电气层的一部分消失，从而实现常闭。此外，在专利文献I的半导体装置中，通过在P型半导体层的表面上设置η型半导体层，从而防止了在向栅电极施加有导通电压时栅电流流通的情况。
【发明内容】
[0004]在专利文献I的半导体装置中，通过向栅电极施加正电压，从而从P型半导体层延伸至异质结面的耗尽层缩小，由此半导体装置接通。但是，当向栅电极施加正电压时，反向偏压将被施加于η型半导体层与P型半导体层的ρη结，从而在该ρη结的界面处形成耗尽层。由于向栅电压施加的正电压的一部分被施加于η型半导体层与P型半导体层的ρη结，因此从向栅电极施加正电压起到延伸至异质结面的耗尽层缩小并形成二维电气层为止的时间会变长。换言之，半导体装置的开关速度变慢。在本说明书中，公开一种改善了开关速度的半导体装置及该半导体装置的制造方法。
[0005]本说明书中公开的技术的特征在于，在P型半导体层与栅电极之间设置高电阻的P型半导体层。高电阻的P型半导体层能够抑制在向栅电极施加有正电压时栅电流流通的情况。而且，在本说明所公开的半导体装置中，由于栅电极的下方不存在ρη结面，因此向栅电极施加有正电压时的响应性较好。因此，本说明书中公开的半导体装置适用于高速的开关动作。
[0006]本说明书中公开的半导体装置具备:第一化合物半导体层;第二化合物半导体层，其被设置在第一化合物半导体层上，并且与第一化合物半导体层相比带隙较大;P型的第三化合物半导体层，其被设置在第二化合物半导体层上的一部分处;P型的第四化合物半导体层，其被设置在第三化合物半导体层上，并且与第三化合物半导体层相比为高电阻；栅电极，其被设置在第四化合物半导体层上。
[0007]在本说明书中还提供上述半导体装置的制造方法。该制造方法包括:第一工序，在第一化合物半导体层上形成与第一化合物半导体层相比带隙较大的第二化合物半导体层；第二工序，在第二化合物半导体层上的一部分处形成P型的第三化合物半导体层；第三工序，在第三化合物半导体层上形成与第三化合物半导体层相比为高电阻的P型的第四化合物半导体层;第四工序，在第四化合物半导体层上形成栅电极。
【附图说明】
[0008]图1表示第一实施例的半导体装置的剖视图。
[0009]图2表示半导体装置的第一制造方法的制造工序。
[0010]图3表示半导体装置的第一制造方法的制造工序。
[0011]图4表示半导体装置的第一制造方法的制造工序。
[0012]图5表示半导体装置的第二制造方法的制造工序。
[0013]图6表示半导体装置的第二制造方法的制造工序。
[0014]图7表示半导体装置的第二制造方法的制造工序。
[0015]图8表示第二实施例的半导体装置的剖视图。
【具体实施方式】
[0016]以下，记录几项本说明书中公开的实施例的技术上的特征。另外，以下记录的事项分别单独地具有技术上的实用性。
[0017]本说明书中公开的半导体装置可以具备第一化合物半导体层、第二化合物半导体层、P型的第三化合物半导体层、P型的第四化合物半导体层以及栅电极。第二化合物半导体层可以被设置在第一化合物半导体层上，并且与第一化合物半导体层相比带隙较大。第三化合物半导体层可以被设置在第二化合物半导体层上的一部分处。第四化合物半导体层可以被设置在第三化合物半导体层上，并且与第三化合物半导体层相比为高电阻。栅电极可以被设置在第四化合物半导体层上。本说明书中公开的半导体装置既可以为横型，也可以为纵型。在各个化合物半导体层的彼此之间，也可以根据需要而设置其他的化合物半导体层。此处，化合物半导体优选为宽带隙半导体。具体而言，在化合物半导体中包含氮化物半导体、碳化娃。
[0018]第四化合物半导体层中所含有的P型杂质的浓度可以与第三化合物半导体层中所含有的P型杂质的浓度相比较低。能够可靠地将第四化合物半导体层设为与第三化合物半导体层相比为高电阻。
[0019]第四化合物半导体层可以与第三化合物半导体层相比结晶度较低。即使在该情况下，也能够可靠地将第四化合物半导体层设为与第三化合物半导体层相比为高电阻。另外，第四化合物半导体层可以与第三化合物半导体层相比P型杂质的浓度较低，而且与第三化合物半导体层相比结晶度也较低。
[0020]第一化合物半导体层、第二化合物半导体层、第三化合物半导体层以及第四化合物半导体层可以为氮化物半导体。氮化物半导体的通式可以由AlxGaYlm-x-YN(0 < X < 1,0 <Y<1,0< 1-X-Y < I)表示。作为第一化合物半导体层的一个示例，可列举出氮化镓(GaN)。作为第二化合物半导体层、第三化合物半导体层以及第四化合物半导体层的一个示例，可列举出氮化铝镓(AlGaN)。
[0021 ]实施例
[0022](第一实施例)
[0023]如图1所示，半导体装置100为横型，并具备蓝宝石(sapphire)基板2、缓冲层4、第一化合物半导体层6、第二化合物半导体层8、第三化合物半导体层14、第四化合物半导体层
16、栅电极18、源极电极20以及漏极电极10。
[0024]在蓝宝石基板2的表面上设置有以氮化铝(AlN)为材料的缓冲层4。第一化合物半导体层6被设置在缓冲层4的表面上。第一化合物半导体层6的材料为氮化镓。第一化合物半导体层6中无掺杂。第二化合物半导体层8被设置在第一化合物半导体层6的表面上，并且其材料为氮化铝镓。第二化合物半导体层8中无掺杂。即，第一化合物半导体层6以及第二化合物半导体层8为i型的氮化物半导体。第二化合物半导体层8的带隙与第一化合物半导体层6的间隙相比较大。第一化合物半导体层6与第二化合物半导体层8形成异质结，并且二维电气层被形成在第一化合物半导体层6与第二化合物半导体层8的接合面22的附近形成。另夕卜，第一化合物半导体层6的厚度为大约2μπι?3μπι，第二化合物半导体层8的厚度为大约15nm?25nm0
[0025]第三化合物半导体层14被设置在第二化合物半导体层8的表面上的一部分处。第三化合物半导体层14的材料为氮化铝镓。第三化合物半导体层14含有大约I X 119Cnf3的作为P型杂质的镁(Mg)。第四化合物半导体层16被设置在第三化合物半导体层14的表面上。第四化合物半导体层16的材料为氮化铝镓。第三化合物半导体层14中所含有的铝(Al)的含有比例与第二化合物半导体层8相同。第四化合物半导体层16含有大约I X 117?5 X ΙΟ18?3的镁。第四化合物半导体层16中所含有的P型杂质(Mg)的浓度与第三化合物半导体层14中所含有的P型杂质的浓度相比较低。因此，第四化合物半导体层16与第三化合物半导体层14相比为高电阻。另外，第三化合物半导体层14的厚度为大约70n