半导体封装结构及其制法
【技术领域】
[0001]本发明涉及一种半导体封装结构及其制法，特别是指一种形成突出构件于线路层上的半导体封装结构及其制法。
【背景技术】
[0002]随着电子产业的蓬勃发展，电子产品已逐渐迈向多功能及高性能的发展趋势。为满足半导体封装结构朝向高积集度(integrat1n)及微型化(miniaturizat1n)的封装需求，该半导体封装结构内的线路层的电性接触垫的宽度也愈来愈小。
[0003]但是，当透过多个导电凸块将晶片接置于该线路层的电性接触垫上，并对该些导电凸块进行回焊(reflow)制程时，该些导电凸块会形成软塌状态与外溢而影响电性连接，也导致相邻的两导电凸块容易互相电性连接而造成短路。此外，该电性接触垫的接触面为平面，使得该电性接触垫与该导电凸块的接触面积较小，故易导致彼此之间的接合强度不足而降低产品的信赖性。
[0004]图1A至图1D为绘示现有技术的半导体封装结构I及其制法的剖视示意图。
[0005]如图1A所示，先提供一承载板10，并形成具有多个电性接触垫111的线路层11于该承载板10上。
[0006]如图1B所不，形成具有相对的第一表面12a与第二表面12b的第一封装胶体12于该承载板10上以包覆该线路层11，且该第一封装胶体12的第二表面12b面向该承载板10。
[0007]如图1C所示，将图1B的整体结构上下倒置，并移除该承载板10，再将晶片13透过多个导电凸块14接置于该线路层11的电性接触垫111上。
[0008]如图1D所示，形成第二封装胶体15于该第一封装胶体12的第二表面12b上，以包覆该第二表面12b的线路层11、晶片13及导电凸块14。同时，自该第一封装胶体12的第一表面12a形成多个开孔121以分别外露出部分该线路层11，并植接多个焊球16于该些开孔121内以电性连接该线路层11。
[0009]然而，上述半导体封装结构I的缺点在于:将图1C的晶片13透过多个导电凸块14接置于线路层11的多个电性接触垫111上，并对该些导电凸块14进行回焊制程时，该些导电凸块14会形成软塌状态，使得该些导电凸块14的导电材料(如焊锡)往外溢出而影响电性连接，也导致相邻的两导电凸块14容易互相电性连接而造成短路。另外，该电性接触垫111的接触面112为平面，故该电性接触垫111与该导电凸块14的接触面积较小，使得该导电凸块14与该线路层11之间容易产生接合强度不足的问题，进而降低后续产品的信赖性。
[0010]因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。
【发明内容】
[0011]本发明提供一种半导体封装结构及其制法，可藉由突出构件的较大接触面积以提升接合强度。
[0012]本发明的半导体封装结构包括:介电层，其具有相对的第一表面与第二表面；第一线路层，其嵌埋于该介电层内并令该第一线路层的一表面外露于该介电层的第一表面；多个导电柱，其嵌埋于该介电层内并令各该导电柱一端外露于该介电层的第二表面，且该些导电柱分别电性连接该第一线路层；第二线路层，其形成于该介电层的第二表面上，并电性连接外露于该介电层的第二表面的该些导电柱；以及多个突出构件，其分别形成于该介电层的第一表面的第一线路层上。
[0013]该介电层为封装胶体或预浸体。该第一线路层具有多个第一电性接触垫，供该些突出构件分别形成于该些第一电性接触垫上。
[0014]该突出构件与该第一电性接触垫可为相同材质所形成者或一体成形者，而该突出构件的宽度可小于或等于该第一电性接触垫的宽度，且该突出构件可为另一导电柱或一导电迹线的焊垫。
[0015]该第二线路层具有多个第二电性接触垫，供该导电柱的相对第一端部与第二端部分别电性连接该第一线路层及该第二电性接触垫。
[0016]该半导体封装结构可包括绝缘保护层，其形成于该介电层的第二表面上以包覆该第二线路层，并外露部分该第二线路层。
[0017]本发明复提供一种半导体封装结构的制法，其包括:提供一具有相对的第一表面与第二表面的介电层，该介电层内嵌埋有一表面外露于该介电层的第一表面的第一线路层、及多个一端外露于该介电层的第二表面并电性连接该第一线路层的导电柱，且外露于该介电层的第一表面的第一线路层上形成有多个突出构件；以及形成第二线路层于该介电层的第二表面上以电性连接外露于该介电层的第二表面的该些导电柱。
[0018]该半导体封装结构的制法复包括下列步骤以提供该介电层:准备一具有相对的第一表面与第二表面的承载板；形成多个凹部于该承载板的第二表面；形成该些突出构件于该些凹部；形成该第一线路层于该承载板的第二表面；形成该些导电柱于该第一线路层上；以及形成该介电层。该些突出构件的下表面可齐平于该承载板的第二表面。
[0019]该第一线路层的制程可包括:形成一第一阻层于该承承载板的第二表面及该突出构件的下表面上；形成多个第一沟槽于该第一阻层；以及形成该第一线路层于该些第一沟槽内，且该第一线路层具有多个第一电性接触垫，以分别电性连接该些突出构件的下表面。
[0020]该些导电柱的制程可包括:形成一具有多个开孔的第二阻层于该第一阻层与该第一线路层上，且该些开孔分别外露出部分该第一线路层；以及形成该些导电柱于该些开孔内，且该些导电柱的第一端部分别电性连接外露于该些开孔的第一线路层。
[0021]该介电层的制程可包括:移除该第一阻层与该第二阻层以外露出该第一线路层及该些导电柱；以及形成该介电层于该承载板上，以包覆该第一线路层及导电柱并外露出该些导电柱的第二端部。
[0022]该第二线路层的制程可包括:形成一具有多个第二沟槽的第三阻层于该介电层的第二表面上，且该些第二沟槽外露出该些导电柱的第二端部及部分该介电层的第二表面；以及形成该第二线路层于该些第二沟槽内，且该第二线路层的多个第二电性接触垫分别电性连接该些导电柱的第二端部。
[0023]该半导体封装结构的制法可包括:移除该第三阻层，以外露出该介电层的第二表面及该第二线路层；以及形成绝缘保护层于该介电层的第二表面上，以包覆该第二线路层并外露部分该第二线路层。
[0024]该半导体封装结构的制法可包括:形成一具有至少一开口的框体于该承载板的第一表面上；依据该框体的开口移除部分该承载板；以及进行切单作业。
[0025]该半导体封装结构及其制法可包括:形成第一表面处理层于该第一线路层与该些突出构件的接触面上，或者形成第二表面处理层于该第二线路层上。
[0026]该半导体封装结构及其制法可包括:将半导体元件透过多个第一导电元件接置于该些突出构件上，且该些第一导电元件分别包覆该些突出构件的接触面，该第一导电元件可为凸块。
[0027]该半导体封装结构及其制法可包括:形成绝缘材于该介电层的第一表面与该半导体元件之间，以包覆该第一线路层及该些第一导电元件，且该绝缘材可为底胶或封装胶体。
[0028]该半导体封装结构及其制法可包括:形成多个第二导电元件于该第二表面处理层上以分别电性连接该第二线路层。
[0029]由上可知，本发明的半导体封装结构及其制法中，主要在第一线路层的多个第一电性接触垫上形成多个具有立体的接触