一种半导体器件及其制作方法
【技术领域】
[0001]本发明涉及半导体芯片制造工艺技术领域，尤其涉及一种半导体器件及其制作方法。
【背景技术】
[0002]现有技术中，在制作超结MOS (Metal-Oxide-Semiconductor,金属氧化物半导体晶体管)器件时，首先在N型外延层上刻蚀出深沟槽，其次在深沟槽中生长P型外延，然后进一步制作多晶硅栅极，最后在刻蚀的多晶硅窗口中依次生长介质层和金属层，从而形成超结MOS器件。
[0003]制作超结MOS器件的具体工艺流程如下:
[0004]步骤一、首先，在N型衬底的上表面制作N型外延层；其次，在N型外延层的上表面生长初始氧化层；最后，刻蚀掉部分初始氧化层直至在N型外延层中刻蚀出深沟槽，如图1a所示。
[0005]步骤二、在刻蚀出的深沟槽中生长P型外延直至P型外延将整个N型外延层以及深沟槽的上表面完全覆盖，如图1b所示。
[0006]步骤三、将多余的P型外延层研磨或者回刻，使得N型外延层和P型外延层的上表面均位于同一水平面上，如图1c所示。
[0007]步骤四、在N型外延层和P型外延层的上表面均生长栅氧化层，如图1d所示。
[0008]步骤五、在栅氧化层的上表面生长多晶硅层，如图1e所示。
[0009]步骤六、采用光刻胶刻蚀掉部分多晶硅层，以剩余的多晶硅层为掩膜进行低剂量的P型离子注入，形成P-体区，如图1f所示。
[0010]步骤七、在沟槽的上表面形成光刻胶掩膜，并进行高剂量的N型离子注入，形成源区，如图1g所示。
[0011]步骤八、在剩余的多晶硅层的上表面生长介质层，如图1h所示。
[0012]步骤九、在介质层的上表面生长金属层，如图1i所示。
[0013]然而，在采用上述方法制作超接MOS器件的过程中，需要对外延层进行研磨或者回刻，而对外延层进行研磨或者回刻会影响半导体器件的参数。
【发明内容】
[0014]本发明实施例提供一种半导体器件及其制作方法，用以解决现有技术中在制作半导体器件时需要对外延层进行研磨或者回刻，从而影响半导体器件参数的问题。
[0015]本发明实施例提供的一种制作半导体器件的方法，包括:
[0016]在第一类型半导体衬底的上表面形成第二类型外延层，在所述第二类型外延层中刻蚀出沟槽；
[0017]在所述沟槽内生长第一类型外延层；
[0018]依次生长栅氧化层和多晶硅层，所述多晶硅层至少覆盖所述沟槽；
[0019]进行第二类型离子注入，形成第二类型体区；
[0020]进行第一类型离子注入，在所述第二类型体区中形成第一类型源区；
[0021]依次生长介质层和金属层。
[0022]较佳的，所述第一类型为N型；所述第二类型为P型。
[0023]较佳的，所述沟槽深度为30?60um，宽度为2?8um。
[0024]较佳的，在进行第一类型离子注入之前，还包括:在部分所述第二类型体区上覆盖光刻胶。
[0025]较佳的，生长介质层后，还包括:刻蚀掉部分位于第二类型体区上表面的介质层和栅氧化层，以使后续生长的金属层与所述第二类型体区相连。
[0026]本发明实施例提供的一种半导体器件，第一类型半导体衬底的上表面覆盖有第二类型外延层，所述第二类型外延层中具有第一类型源区、第二类型体区、沟槽，所述沟槽内填满第一类型外延层，至少在所述沟槽上依次设置有栅氧化层、多晶硅层、介质层和金属层，所述金属层与所述第一类型源区和第二类型体区相连。
[0027]较佳的，所述第一类型为N型；所述第二类型为P型。
[0028]较佳的，所述沟槽深度为30?60um，宽度为2?8um。
[0029]较佳的，所述第一类型源区和所述第二类型体区位于所述沟槽之外。
[0030]较佳的，依次设置的栅氧化层多晶硅层、介质层至少覆盖所述沟槽。
[0031]上述实施例提供的制作半导体器件的方法，首先，在第一类型半导体衬底的上表面形成第二类型外延层，在所述第二类型外延层中刻蚀出沟槽；其次，在所述沟槽内生长第一类型外延层；依次生长栅氧化层和多晶硅层，所述多晶硅层至少覆盖所述沟槽；最后，进行第二类型离子注入，形成第二类型体区；进行第一类型离子注入，在所述第二类型体区中形成第一类型源区；依次生长介质层和金属层，即在制作超结MOS器件的过程中，不需要对外延层进行研磨或者回刻，从而不会对半导体器件的参数产生影响。
[0032]上述实施例提供的半导体器件包括:第一类型半导体衬底的上表面覆盖有第二类型外延层，所述第二类型外延层中具有第一类型源区、第二类型体区、沟槽，所述沟槽内填满第一类型外延层，至少在所述沟槽上依次设置有栅氧化层、多晶硅层、介质层和金属层，所述金属层与所述第一类型源区和第二类型体区相连，只需要在沟槽内生长外延即可，不需要对外延层进行研磨或者回刻，从而不会影响半导体器件的参数。
【附图说明】
[0033]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0034]图1a?图1i为常规制造超接MOS半导体器件的工艺流程中各个步骤所获得的器件结构示意图；
[0035]图2为本发明实施例提供的制作半导体器件的方法流程图；
[0036]图3?图10为本发明实施例提供的制作半导体器件方法的流程结构示意图；
[0037]图11为本发明实施例提供的半导体器件的结构示意图。
【具体实施方式】
[0038]为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部份实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
[0039]本发明实施例提供的制作半导体器件的方法，可用于制作超结MOS (Metal-Oxide-Semiconductor，金属氧化物半导体晶体管)器件；且本发明实施例中的“第一类型”是相对于“第二类型”而言的，当第一类型为N型时，第二类型为P型；而当第一类型为P型时，第二类型则为N型。
[0040]图2，为本发明实施例提供的制作半导体器件的方法流程图，如图2所示，该方法可包括步骤:
[0041]S201、在第一类型半导体衬底的上表面形成第二类型外延层，在所述第二类型外延层中刻蚀出沟槽，转至步骤S202。
[0042]S202、在所述沟槽内生长第一类型外延层，转至步骤S203。
[0043]S203、依次生长栅氧化层和多晶硅层，所述多晶硅层至少覆盖所述沟槽；
[0044]转至步骤S204。
[0045]S204、进行第二类型离子注入，形成第二类型体区，转至步骤S205。
[0046]S205、进行第一类型离子注入，在所述第二类型体区中形成第一类型源区，转至步骤 S206。
[0047]S206、依次生长介质层和金属层。
[0048]优选地，第一类型半导体衬底为N型半导体衬底；第二类型外延层为P型外延层。
[0049]优选地，沟槽深度为30?60um，宽度为2?8um。
[0050]优选地，在进行第一类型离子注入之前，还在部分所述第二类型体区上覆盖光刻胶
[0051]优选地，生长介质层后，还需刻蚀掉部分位于第二类型体区上表面的介质层和栅氧化层，以使后续生长的金属层与所述第二类型体区相连。
[0052]下面以“第一类型”N型；“第二类型”P型为例，详细介绍本实施例提供的制作半导体器件的方法。
[0053]首先，提供一 N型衬底，该N型衬底可为惨杂有N型尚子的晶圆或在晶圆上制备的硅层；于该N型衬底的上表面生长P型外延层，并继续在该P型外延层之上制备初始氧化层，如可在900?1100°C的温度环境中，于上述的P