半导体器件及其制造方法

文档序号:9868364阅读:195来源:国知局
半导体器件及其制造方法
【技术领域】
[0001]本申请涉及半导体领域,更具体地,涉及一种包括鳍的半导体器件及其制造方法。
【背景技术】
[0002]随着半导体器件的集成密度日益提高,FinFET(鳍式场效应晶体管)由于其良好的电学性能、可扩展性以及与常规制造工艺的兼容性而倍受关注。图1中示出了示例FinFET的透视图。如图1所示,该FinFET包括:衬底101 ;在衬底101上形成的鳍102 ;与鳍102相交的栅电极103,栅电极103与鳍102之间设有栅介质层104 ;以及隔离层105。在该FinFET中,在栅电极103的控制下,可以在鳍102中具体地在鳍102的三个侧壁(图中左、右侧壁以及顶壁)中产生导电沟道,如图1中箭头所示。也即,鳍102位于栅电极103之下的部分充当沟道区,源区、漏区则分别位于沟道区两侧。
[0003]在图1的示例中,FinFET由于在鳍102的三个侧壁上均能产生沟道,从而也称作3栅FinFET。另外,也可通过在鳍102的顶壁与栅电极103之间设置高厚度电介质层(例如氮化物)来形成2栅FinFET,此时在鳍102的顶壁上不会产生沟道。
[0004]随着器件的不断小型化,鳍的尺寸越来越小。例如,在22nm节点技术中,鳍的宽度可以为约10-30nm。如此小的鳍在制造过程中非常容易坍塌,特别是在SOI (绝缘体上半导体)晶片上形成尺寸越来越小的鳍时。

【发明内容】

[0005]本公开的目的至少部分地在于提供一种半导体器件及其制造方法,以克服现有技术中的上述困难。
[0006]根据本公开的一个方面,提供了一种制造半导体器件的方法,包括:在衬底上形成鳍;在鳍的侧壁的至少一部分上形成电介质侧墙;以及形成与鳍相交的栅极。
[0007]根据本公开的另一方面,提供了一种半导体器件,包括:衬底;在衬底上形成的鳍;在鳍的侧壁的至少一部分上形成的电介质侧墙;以及与鳍相交的栅极,其中,栅极介由电介质侧墙与鳍的侧壁相对。
[0008]根据本公开的实施例,可以在鳍的至少部分侧壁上形成电介质侧墙,以便有效支撑鳍,使其不易倒塌。另外,在SOI衬底的情况下,可以在鳍之间留有一定厚度的SOI层,以改善对鳍的支撑。
【附图说明】
[0009]通过以下参照附图对本公开实施例的描述,本公开的上述以及其他目的、特征和优点将更为清楚,在附图中:
[0010]图1示出根据现有技术的示例FinFET ;
[0011]图2(a)_7(c)是示出了根据本公开实施例的制造半导体器件的流程中多个阶段的示意截面图。
【具体实施方式】
[0012]以下,将参照附图来描述本公开的实施例。但是应该理解,这些描述只是示例性的,而并非要限制本公开的范围。此外,在以下说明中,省略了对公知结构和技术的描述,以避免不必要地混淆本公开的概念。
[0013]在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的,其中为了清楚表达的目的,放大了某些细节,并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的,实际中可能由于制造公差或技术限制而有所偏差,并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
[0014]在本公开的上下文中,当将一层/元件称作位于另一层/元件“上”时,该层/元件可以直接位于该另一层/元件上,或者它们之间可以存在居中层/元件。另外,如果在一种朝向中一层/元件位于另一层/元件“上”,那么当调转朝向时,该层/元件可以位于该另一层/元件“下”。
[0015]根据本公开的实施例,在衬底上形成鳍(或鳍线)之后,与常规技术中立即形成栅极(或栅极线)不同,可以在鳍(或鳍线)的至少一部分侧壁上形成电介质侧墙(spacer)。这种侧墙可以按照多种侧墙形成工艺来形成。例如,根据一示例,可以在形成有鳍(或鳍线)的衬底上大致共形淀积一层电介质层,然后对该电介质层进行各向异性刻蚀。这种各向异性刻蚀可以基本上去除电介质层的(沿衬底表面)横向延伸部分,而至少部分地保留在鳍(或鳍线)的大致竖直侧壁上延伸的部分。根据一示例,这种刻蚀还可以进一步进行到之下的衬底中。
[0016]在形成侧壁上带有电介质侧墙的鳍(或鳍线)之后,可以按任何合适的工艺进一步完成器件制造。例如,可以在衬底上形成与鳍相交的栅极。还可以进行源/漏注入等,以形成源/漏区。
[0017]衬底可以包括绝缘体上半导体(SOI)衬底。SOI衬底可以包括依次堆叠的支撑衬底、埋入绝缘层和SOI层。鳍可以形成在SOI层上。例如,可以在SOI衬底(具体地,SOI层)上形成沿第一方向延伸的多条鳍线,并在预定区域处,形成器件间第一绝缘隔离部。至少一条鳍线可以被相应的第一绝缘隔离部分为两个或更多部分,所述两个或更多部分可以构成鳍。
[0018]为增强对鳍线的支撑,在形成鳍线时,可以对SOI层进行刻蚀,但是各鳍线之间的SOI层可以不刻断,而是留有一定厚度的SOI层在埋入绝缘层上各鳍线之间延伸。在这种情况下,形成电介质侧墙时进行的各向异性刻蚀可以停止于埋入绝缘层,从而将鳍线之间的SOI层部分刻断。
[0019]栅极也可以类似地形成。例如,可以在衬底上形成沿与第一方向交叉的第二方向延伸的多个栅极线,每一栅极线经由栅介质层与相应的鳍线相交,并可以在预定区域处,形成器件间第二绝缘隔离部。至少一条栅极线可以被相应的第二绝缘隔离部分为两个或更多部分,所述两个或更多部分可以构成栅极。
[0020]第一绝缘隔离部的形成可以在形成鳍线之后立即进行,和/或第二绝缘隔离部的形成可以在形成栅极线之后立即进行。或者,它们可以在相同的工艺步骤中进行,例如在形成栅侧墙之后,且优选地在完成器件的前道工艺(FEOL)之前。
[0021]本公开的技术可以多种形式呈现,以下描述其中一些示例。
[0022]图2(a)_7(c)是示出了根据本公开实施例的制造半导体器件的流程中多个阶段的示意截面图。
[0023]如图2(a)_2(c)(其中,图2(a)是俯视图,图2(b)是沿图2(a)中AA'线的截面图,图2(c)是沿图2(a)中BB'线的截面图)所示,提供SOI (绝缘体上半导体)衬底。该SOI衬底可以包括支撑衬底1000、在支撑衬底1000上形成的埋入绝缘层1002以及在埋入绝缘层1002上形成的SOI层1004。支撑衬底1000和SOI层1004可以包括各种合适的半导体材料,例如S1、Ge、SiGe等。支撑衬底1000和SOI层1004可以包括彼此相同或不同的半导体材料。为方便说明,以下以硅系材料为例进行描述。埋入绝缘层1002可以包括合适的电介质材料,例如氧化物(如氧化硅)。
[0024]在SOI衬底上,形成了沿第一方向(例如,图中水平方向)平行延伸的多条鳍线F。在图2 (a) -2 (c)的示例中,鳍线F被示出为与SOI层1004 —体,由衬底SOI层1004的一部分(例如,通过对SOI层1004进行构图)形成。但是,本公开不限于此。例如,鳍线F可通过在SOI层1004上外延的另外半导体层形成。另外需要指出的是,鳍线F的布局根据器件设计而定,不限于图2 (a)-2 (c)中所示的布局,而且鳍线的数目可以为更多或更少。在本公开中,表述“在(SOI)衬底上形成鳍(线)”或类似表述包括通过任何合适的方式在衬底上按任何合适的布局形成一个或多个鳍或者一条或多条鳍线,表述“在(SOI)衬底上形成的鳍(线)”或类似表述包括通过任何合适的方式在衬底上形成的任何合适布局的一个或多个鳍或者一条或多条鳍线。
[0025]另外,在图2 (a)-2 (C)中,将鳍线F的侧壁示出为完全垂直于衬底的表面。这仅仅是为了图示方便。事实上,鳍线F的侧壁可以倾斜,例如鳍线F可以呈现从下向上渐缩的形状。
[0026]为增强对鳍线F的支撑,在形成鳍线F时,在鳍线F(有源区)之间的区域(例如,field,无源区),可以并不完全去除SOI层1004,而是留下一定厚度如约1nm的SOI层1004,如图中的虚线圈所示。例如,在通过对SOI层1004进行构图来形成鳍线F的示例中,在利用鳍线图案掩模对SOI层1004进行刻蚀时,可以不完全刻断SOI层(即,刻蚀不进行到下方的埋入绝缘层1002),从而SOI层1004仍然在埋入绝缘层1002上在各鳍线F之间延伸。留下的薄SOI层有助于增强鳍线F的强度以降低其在制造过程中坍塌的风险。当然,本公开的实施例不限于此,对鳍线的刻蚀也可以停止于埋入绝缘层。
[0027]在此需要指出的是,仅仅为了制图的方便起见,图2(a)中的俯视图与图2(b)和图2(c)中的截面图并非是按比例绘制的,且仅仅为了清楚起见,在俯视图中仅仅示出了条形的鳍线F而没有示出其他层,而且也没有示出在鳍线F之间延伸的SOI层部分1004(以下各俯视图中同样如此)。
[0028]接下来,可以不切断鳍线F,而是直接在形成有鳍线F的衬底上进行后继处理(例如,形成栅极线)。当然,也可以先按器件布局,将鳍线F切断进行绝缘隔离,然后再进行后继处理。
[0029]根据本公开的实施例,如图3(a)_3(c)(其中,图3 (a)是俯视图,图3 (b)是沿图3(a)中AA'线的截面图,图3(c)是沿图2(a)中BB'线的截面图)所示,可以在鳍线F(或者,在进行了绝缘隔离的情况下,由鳍线F得到的鳍)的至少一部分侧壁上,形成电介质侧墙1018。如图3(c)所示,侧墙1018有助于支撑细小的鳍线(或鳍)F。
[0030]本领域技术人员知道多种方式来形成这种侧墙。例如,可以在形成有鳍线(或鳍)的衬底(即,图2(a)-2(c)所示结构)上大致共形淀积一薄层如约l_20nm厚的电介质层,电介质层可以包括氧化物(如,氧化硅)或氮化物(如,氮化硅)等。然后对该电介质层进行各向异性刻蚀,例如在大致竖直方向进行的反应离子刻蚀(RIE)。这种各向异性刻蚀可以基本上去除电介质层的(沿衬底表面)横向延伸部分,而至少部分地保留在鳍(或鳍线)的大致竖直侧壁上延伸的部分。另外,这种刻蚀可以进一步进行到下方的SOI层1004中(特别是,上述留下在鳍线之间延伸的一定厚度的SOI层部分),并可以停止于埋入绝缘层1002,如图3(c)中所示。
[0031]在如上所述形成侧壁上带
当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1