半导体器件及其制造方法
【技术领域】
[0001]本申请涉及半导体领域，更具体地，涉及一种包括鳍的半导体器件及其制造方法。
【背景技术】
[0002]随着半导体器件的集成密度日益提高，FinFET(鳍式场效应晶体管)由于其良好的电学性能、可扩展性以及与常规制造工艺的兼容性而倍受关注。图1中示出了示例FinFET的透视图。如图1所示，该FinFET包括:衬底101 ;在衬底101上形成的鳍102 ;与鳍102相交的栅电极103，栅电极103与鳍102之间设有栅介质层104 ;以及隔离层105。在该FinFET中，在栅电极103的控制下，可以在鳍102中具体地在鳍102的三个侧壁(图中左、右侧壁以及顶壁)中产生导电沟道，如图1中箭头所示。也即，鳍102位于栅电极103之下的部分充当沟道区，源区、漏区则分别位于沟道区两侧。
[0003]在图1的示例中，FinFET由于在鳍102的三个侧壁上均能产生沟道，从而也称作3栅FinFET。另外，也可通过在鳍102的顶壁与栅电极103之间设置高厚度电介质层(例如氮化物)来形成2栅FinFET，此时在鳍102的顶壁上不会产生沟道。
[0004]随着器件的不断小型化，鳍的尺寸越来越小。例如，在22nm节点技术中，鳍的宽度可以为约10-30nm。如此小的鳍在制造过程中非常容易坍塌，特别是在SOI (绝缘体上半导体)晶片上形成尺寸越来越小的鳍时。此外，鳍之间的衬底材料被浪费掉了。
【发明内容】
[0005]本公开的目的至少部分地在于提供一种半导体器件及其制造方法，以至少部分地克服现有技术中的上述困难。
[0006]根据本公开的一个方面，提供了一种半导体器件，包括:衬底；在衬底上形成的鳍，其中，在鳍的至少一侧，鳍的底部相对于上部突出；以及与鳍相交的栅极。
[0007]根据本公开的另一方面，提供了一种制造半导体器件的方法，包括:在衬底上形成鳍，使得在鳍的至少一侧，鳍的底部相对于上部突出；以及形成与鳍相交的栅极。
[0008]根据本公开的实施例，鳍的底部相对于上部可以增大，从而可以有效支撑鳍，使其不易倒塌。这种增大的底部还可以避免由于刻蚀而造成的凹坑(divot)。此外，鳍的上部(即，鳍的主体部)与栅极相配合，可以形成鳍式器件；而增大的底部与栅极相配合，可以形成平面型器件。因此，这种鳍式器件和平面型器件的组合可以提供改善的电流驱动能力。
【附图说明】
[0009]通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中:
[0010]图1示出根据现有技术的示例FinFET ；
[0011]图2-9是示出了根据本公开实施例的制造半导体器件的流程中多个阶段的示意截面图。
【具体实施方式】
[0012]以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
[0013]在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
[0014]在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
[0015]在常规技术中，鳍的尺寸从上到下基本上相同，从而鳍的截面呈大致矩形状(或者，由于刻蚀的原因，侧面稍有倾斜而呈大致的梯形状)。相反，根据本公开的实施例，在衬底上形成鳍时，将鳍构图为使得在鳍的至少一侧，鳍的底部相对于上部突出。在本公开的语境中，所谓“突出”，是指有意造成的实质性尺寸差异，而并非是指设计意在形成相同尺寸、但由于工艺原因(例如刻蚀)不能达到设计意图而导致的尺寸偏离(例如，上述截面呈梯形状的鳍，在此并不认为该鳍的底部相对于上部“突出”)。例如，这种突出可以导致鳍的截面在所述至少一侧呈阶梯状。例如，突出的部分可以具有实质上矩形的截面。注意，这种“阶梯状”，并非一定是指规则矩形状的阶梯形状，而可以是指任何形式的尺寸突变。
[0016]在鳍的相对两侧，鳍的底部均可以相对于上部突出，从而鳍的截面呈大致“凸”状。这种突出的底部相对于鳍的中心可以实质上对称。
[0017]这种形式的鳍例如可以如下形成。具体地，可以在衬底上的鳍形成材料层上形成掩膜层，其中该掩模层被构图为沿一方向延伸的线状。鳍形成材料层可以是衬底本身，或者可以是衬底上的外延层，其包括半导体材料，用以形成鳍。利用第一掩模层为掩模，对鳍形成材料层进行构图到第一深度，以获得鳍主体部。由于掩模层的形状，鳍主体部也呈沿上述方向延伸的线状。然后，可以在鳍主体部的至少一侧的侧壁上形成侧墙(spacer)，并利用掩模层和侧墙为掩模，对鳍形成材料层进行进一步构图至比第一深度大的第二深度。
[0018]衬底可以包括绝缘体上半导体(SOI)衬底。SOI衬底可以包括依次堆叠的支撑衬底、埋入绝缘层和SOI层。鳍可以形成在SOI层上，例如，由SOI层自身形成。在这种情况下，上述第一深度可以没有到达埋入绝缘层，而第二深度可以到达埋入绝缘层。
[0019]本公开的技术可以多种形式呈现，以下描述其中一些示例。
[0020]图2-9是示出了根据本公开实施例的制造半导体器件的流程中多个阶段的示意截面图。
[0021]如图2(图2(a)是俯视图，图2 (b)是沿图2(a)中kk'线的截面图，图2 (C)是沿图2(a)中BB'线的截面图)所示，提供SOI (绝缘体上半导体)衬底。该SOI衬底可以包括支撑衬底1000、在支撑衬底1000上形成的埋入绝缘层1002以及在埋入绝缘层1002上形成的SOI层1004。支撑衬底1000和SOI层1004可以包括各种合适的半导体材料，例如S1、Ge、SiGe等。支撑衬底1000和SOI层1004可以包括彼此相同或不同的半导体材料。为方便说明，以下以硅系材料为例进行描述。埋入绝缘层1002可以包括合适的电介质材料，例如氧化物(如氧化硅)。
[0022]在SOI衬底上，可以形成沿第一方向(例如，图中水平方向)平行延伸的多条鳍线Fo例如，这可以如下进行。具体地，可以在SOI衬底上形成硬掩模层1020。硬掩模层1020可以包括氮化物(如Si3N4)以及可选的设于氮化物与SOI层1004之间的氧化物层(例如，S12，可降低氮化物与SOI层之间的应力)，厚度可以为约30-100nm。例如通过光刻，可以将硬掩模层1020构图为与设计的鳍图案相对应的图案，在该示例中，为一系列平行延伸的直线条。线条的宽度可以在约1-1OOnm的范围中，线条间的间距可以在约10_200nm的范围中。然后，可以构图的硬掩模层1020为掩模，对SOI层1004进行构图，例如反应离子刻蚀(RIE)。SOI层1004的厚度可以为约5-80nm。在此，在对SOI层1004进行构图时，可以不完全刻断SOI层1004(即，刻蚀不进行到下方的埋入绝缘层1002)，而是留下一定厚度如约l-5nm的SOI层1004，如图中的虚线圈所示。从而SOI层1004仍然在埋入绝缘层1002上在各鳍线F之间延伸。留下的薄SOI层有助于增强鳍线F的强度以降低其在制造过程中坍塌的风险。留下的SOI层的厚度可以通过之下的埋入绝缘层1002的终点信号(endpointsignal)来控制，或者可以通过控制刻蚀的时间来控制。
[0023]在图2的示例中，鳍线F被示出为与SOI层1004 —体，由衬底SOI层1004的一部分形成。但是，本公开不限于此。例如，鳍线F可通过在SOI层1004上外延的另外半导体层形成。另外需要指出的是，鳍线F的布局根据器件设计而定，不限于图2中所示的布局，而且鳍线的数目可以为更多或更少。在本公开中，表述“在(SOI)衬底上形成鳍(线)”或类似表述包括通过任何合适的方式在衬底上按任何合适的布局形成一个或多个鳍或者一条或多条鳍线，表述“在(SOI)衬底上形成的鳍(线)”或类似表述包括通过任何合适的方式在衬底上形成的任何合适布局的一个或多个鳍或者一条或多条鳍线。
[0024]另外，在图2中，将鳍线F的侧壁示出为完全垂直于衬底的表面。这仅仅是为了图示方便。事实上，鳍线F的侧壁可以倾斜，例如鳍线F可以呈现从下向上渐缩的形状。
[0025]在此需要指出的是，仅仅为了制图的方便起见，图2中的俯视图与截面图并非是按比例绘制的，且仅仅为了清楚起见，在俯视图中仅仅示出了条形的鳍线F而没有示出其他层，而且也没有示出在鳍线F之间延伸的SOI层部分1004(以下各俯视图中同样如此)。
[0026]根据本公开的实施例，如图3 (图3 (a)是俯视图，图3 (b)是沿图3 (a)中AA^线的截面图，图3 (c)是沿图3 (a)中BB'线的截面图)所示，可以在鳍线F的至少一部分侧壁上，形成电介质侧墙1018。侧墙1018可以包括氮化物(如，氮化硅)，宽度可以为约3-10nm。在该示例中，并未去除硬掩膜层1020，因此侧墙也可以形成在硬掩膜层1020的侧壁上。
[0027]本领域技术人员知道多种方式来形成这种侧墙。例如，可以在形成有鳍线的衬底(SP，图2所示结构)上大致共形淀积一薄层(厚度与侧墙1018的宽度大致相同或者稍大)氮化物。然后对该氮化物层进行各向异性刻蚀，例如在大致竖直方向进行的RIE。这种各向异性刻蚀可以基本上去除氮化物层的(沿衬底表面)横向延伸部分，而至少部分地保留在鳍线的大致竖直侧壁上延伸的部分。
[0028]然后，如图4(图4是对应于图3(c)的截面图)所示，可以硬掩膜层1020和侧墙1018为掩模，进一步对SOI层1004 (特别是，上述留下在鳍线之间延伸的一定厚度的SOI层部分)进行刻蚀，如RIE。该刻蚀可以停止于埋入绝缘层1002。之后，可以通过例如湿法刻蚀(如热磷酸)，去除充当掩模的硬掩膜层1020和侧墙1018。
[0029]这样，就得到了如图5(图5(a)是与图3(b)相对应的截面图，图5 (b)是与图3 (C)相对应的截面图)所示的结构。如图5所示，在SOI衬底上形成了一系列平行延伸的鳍线Fr，这些鳍线P的排列与鳍线F的排列实质上相同，但是在底部存在突出1004a。