基于InAs材料的铁电场效应晶体管及其制备方法
【技术领域】
[0001]本发明属于电子技术领域，更进一步涉及微电子器件技术领域中的一种基于InAs材料的铁电场效应晶体管及其制备方法。本发明可用于高性能、低功耗大规模集成电路。
【背景技术】
[0002]随着集成电路的发展，芯片特征尺寸不断缩小，单个芯片上集成度随之提高，由此带来的功耗问题也愈发严重。据ITRS数据显示，特征尺寸缩小到32nm节点时，功耗会是预计趋势的8倍，即随着特征尺寸的逐步缩小，传统MOS器件就功耗方面将不能满足性能需求。除此之外，MOSFET尺寸的减小面临室温下亚阈摆幅最小为60mv/decade的限制。基于铁电栅介质的MOS场效应晶体管与传统MOSFET相比，不受该亚阈摆幅的限制，并且可以有效的降低功耗。
[0003]Jaesung Jo等人在“Negative Capacitance Field Effect Transistor withHysteresis-Free Sub-60-mV/decade Switching”(EDL.2014)中公开发表了一种基于娃材料的采用PVDF铁电材料作为栅介质的MFIS场效应晶体管。该论文中的MFIS-FET结构在传统MOSFET结构的栅介质层上增加一层铁电材料(PVDF)，由于铁电材料产生的负电容效应，使得内部栅压放大，摆脱了传统MOSFET亚阈摆幅的限制，可达到48mV/decade。但是，该MFIS-FET结构仍然存在的不足之处是，其衬底采用的材料一硅的电子迀移率较低，导致晶体管的导通电流较小，亚阈摆幅进一步减小变得困难，因而无法提高晶体管的开关速度，降低晶体管的功耗，不能满足高性能器件的应用要求。
[0004]湘潭大学在其申请的专利“一种基于规整性碳纳米管条纹阵列的铁电场效应晶体管及其制备方法”(申请号:201410249488.1，公开号:104009091A)中公开了一种基于规整性碳纳米管条纹阵列的铁电场效应晶体管。该专利技术公开了一种基于规整性碳纳米管条纹阵列的铁电场效应晶体管及其制备方法。该晶体管单元结构为:底层为底电极层；中间层依次为铁电薄膜绝缘栅层和规整性碳纳米管条纹阵列沟道层，规整性碳纳米管条纹阵列沟道层上为顶层，顶层为晶体管源极和漏极。该晶体管实现了较大的导通电流和较大的开关比。但是仍然存在的不足之处是，该规整性碳纳米管条纹阵列的铁电场效应晶体管无法在增大晶体管导通电流的同时降低工作电压，导致晶体管的功耗较高;并且无法降低亚阈摆幅，进一步提尚晶体管的开关速度，不能满足尚速度、低功耗大规t旲集成电路的制造要求。
【发明内容】
[0005]本发明的目的在于针对上述常见铁电场效应晶体管导通电流小、亚阈摆幅大、开关速度慢的缺点，提供一种基于InAs材料的铁电场效应晶体管及其制备方法，以提高晶体管的开关速度，降低晶体管的功耗
[0006]为了实现上述目的，本发明的具体思路是:根据材料特征研究表明，m-v材料具有较高的电子迀移率，其中InAs材料作为ΙΠ-V材料中的一员，其电子迀移率比Si材料的电子迀移率高一个数量级，采用InAs材料作为铁电场效应晶体管的沟道材料，能在提高晶体管的导通电流的同时降低亚阈摆幅，从而使晶体管具有开关速度快，功耗低的优点。
[0007]本发明基于InAs材料的铁电场效应晶体管包括:衬底、源极、沟道、漏极、绝缘电介质薄膜、内部栅电极、铁电栅介质层、栅电极。沟道位于衬底上方中央位置，源极和漏极分布在沟道的两侧。绝缘电介质薄膜、内部栅电极、铁电栅介质层及栅电极依次由下至上竖直分布在沟道的上方。源极、沟道、漏极均采用InAs材料。
[0008]本发明基于InAs材料的铁电场效应晶体管的制备方法，包括如下步骤:
[0009](I)外延生长InAs层:
[0010]利用分子束外延工艺，在InQ.52AlQ.48As衬底(I)上生长InAs层；
[0011](2)光刻形成有源层:
[0012]利用光刻工艺，在InAs层上形成源极层(2)、沟道(3)、漏极层(4)，其中沟道(3)位于InAs层正中央，源极层(2)和漏极层(4)分别位于于沟道(3)两侧；
[0013](3)掺杂形成源极区、漏极区:
[0014]利用离子注入工艺，对源极层和漏极层进行离子注入，形成源极区(2)和漏极区
(4)；
[0015]⑷激活:
[0016]在400°C条件下对源极区(2)和漏极区(4)热退火5min进行激活处理，得到源极(2)和漏极(4)；
[0017](5)淀积 HfO2 层:
[0018]利用原子层淀积工艺，在步骤(2)形成的有源层上方淀积HfO2,形成绝缘电介质薄膜(5);
[0019](6)淀积内部栅电极:
[0020]利用磁控溅射工艺，在绝缘电介质薄膜(5)上淀积TiN，形成内部栅电极(6);
[0021](7)淀积铁电栅介质层:
[0022]利用旋涂工艺，在内部栅电极(6)上淀积一层PVDF铁电材料，形成铁电栅介质层
(7)；
[0023](8)淀积栅电极:
[0024]利用磁控溅射工艺，在铁电栅介质层(7)上淀积TiN，形成栅电极(8);
[0025](9)刻蚀:
[0026]刻蚀源极(2)和漏极(4)上方的Hf02/TiN/PVDF/TiN，完成晶体管的制作。
[0027]本发明与现有技术相比具有如下优点:
[0028]第一，由于本发明源极、沟道、漏极均采用InAs材料，其电子迀移率较高，克服了现有技术中铁电场效应晶体管导通电流较小的缺点，因而使得本发明基于InAs材料的铁电场效应晶体管具有更高的导通电流，减小了器件的延迟，在高性能大规模集成电路领域中具有广泛的应用前景。
[0029]第二，由于本发明应用了铁电材料的负电容效应，结合电子迀移率更高的沟道材料，克服了现有技术中铁电栅介质场效应晶体管亚阈摆幅较大的缺点，因而使得本发明基于InAs材料的铁电场效应晶体管在较低工作电压的情况下，实现了更低的亚阈摆幅和更高的开关速度，成功降低了晶体管的功耗。
【附图说明】
[0030]图1为本发明晶体管的剖面图；
[0031 ]图2为本发明制作方法的流程图；
[0032]图3为本发明制作方法步骤对应的结果图。
【具体实施方式】
[0033]下面结合附图对本发明做进一步的说明。
[0034]参照图1，本发明基于InAs材料的铁电场效应晶体管包括:衬底1、源极2、沟道3、漏极4、绝缘电介质薄膜5、内部栅电极6、铁电栅介质层7、栅电极8。沟道3位于衬底I上方中央位置，源极2和漏极4位于在沟道3的两侧。绝缘电介质薄膜5、内部栅电极6、铁电栅介质层7及栅电极8依次由下至上竖直分布在沟道3的上方。源极2、沟道3、漏极4均采用电子迀移率较高的InAs材料。
[0035]参照附图2，本发明基于InAs材料的铁电场效应晶体管的制备方法如下。
[0036]步骤1.外延生长InAs层。
[0037]利用分子束外延工艺，以固体In和As作为蒸发源，在200°C的条件下在In0.52Al0.48As衬底上外延生长InAs。
[0038]步骤2.光刻形成有源层。
[0039]利用光刻工艺，在InAs层上形成源极层、沟道、漏极层，其中沟道位于InAs层正中央，源极层和漏极层分别位于于沟道两侧，所采用的光刻工艺是365nml线光刻工艺。
[0040]步骤3.掺杂形成源极区、漏极区。
[0041]利用离子注入工艺，对源极层和漏极层注入能量为20KeV、剂量为119Cm-3的Te元素，形成N+型源极区和N+型漏极区。
[0042]步骤4.激活。
[0043]在400°C条件下对源极区和漏极区热退火5min进行激活处理，得到