制造半导体器件的方法
【专利说明】制造半导体器件的方法
[0001 ]本申请是申请人为“瑞萨电子株式会社”、申请日为2012年6月28日、发明名称为“半导体器件、制造半导体器件的方法以及电子装置”、申请号为201210219006.9的发明专利申请的分案申请。
[0002]相关申请的交叉引用
[0003]通过引用将2011年6月28日提交的包括说明书、权利要求、附图和摘要的日本专利申请N0.2011-143100的公开整体并入这里。
【发明内容】
[0004]本发明涉及一种具有垂直晶体管的半导体器件、制造半导体器件的方法以及电子
目.ο
【背景技术】
[0005]半导体器件包括具有垂直晶体管的半导体器件。垂直晶体管例如用在控制高电流的器件中。日本专利特开公开N0.2005-86140描述了垂直MOS晶体管的栅电极覆盖有NSG膜和BPSG膜的堆叠膜或者PSG膜和BPSG膜的堆叠膜。日本专利特开公开N0.2002-280553描述了垂直MOS晶体管的栅电极覆盖有诸如BPSG膜的绝缘膜。
[0006]日本专利特开公开N0.2000-183182描述了CMOS器件覆盖有氧化物膜、氮化硅膜和BPSG膜的堆叠膜，但是这是涉及平面晶体管的技术。在该技术中，氮化硅膜用于防止湿气扩散。
【发明内容】
[0007]要求垂直晶体管具有的特性之一是栅极绝缘膜的随时间的耐介电击穿(TDDB)性。另一方面，对于垂直晶体管还要求阈值电压较小变化。
[0008]根据本发明的一方面，提供了一种半导体器件，包括:半导体衬底;漏极层，其形成到半导体衬底并且位于半导体衬底的背面侧上;栅极绝缘膜，其形成在于半导体衬底的表面形成的凹部的内壁上;栅电极，其掩埋在凹部中并且栅电极的上端低于半导体衬底的表面;源极层，其在表面侧上形成到半导体衬底;第一绝缘膜，其形成在栅电极上，并且膜的上表面高于半导体衬底的表面；以及低透氧绝缘膜，其形成在第一绝缘膜上并且具有比第一绝缘膜的透氧性低的透氧性。
[0009]作为发明人研究的结果，发现了当栅电极的上端低于半导体衬底的表面时，通过在栅电极上形成绝缘膜并且然后在绝缘膜上应用利用氧化气氛的处理，提高了耐TDDB性耐TDDB性。认为氧经由栅极绝缘膜上的绝缘膜到达栅极绝缘膜的没有被栅电极覆盖的区域并且致密该区域中的栅极绝缘膜。
[0010]另一方面，还发现了当绝缘膜允许氧通过其过度透过时，栅极绝缘膜的厚度变化。当栅极绝缘膜的厚度变化时，这导致垂直晶体管的阈值电压的波动。根据本发明，在第一绝缘膜上形成低透氧绝缘膜。这能够抑制氧通过该绝缘膜的过度透过。
[0011]根据本发明的另一方面，提供了一种制造半导体器件的方法，包括:将凹部形成到半导体衬底的表面，该半导体衬底在背面侧上具有漏极层;在凹部的内壁上形成栅极绝缘膜;将栅电极掩埋在凹部中，使得栅电极的上端低于半导体衬底的表面;在表面侧上将源极层形成到半导体衬底;在栅电极上形成第一绝缘膜，使得该绝缘膜的上表面高于半导体衬底的表面;在第一绝缘膜上形成低透氧绝缘膜，该低透氧绝缘膜具有比第一绝缘膜的透氧性低的透氧性；以及从低透氧绝缘膜上方并且从半导体衬底上方应用利用氧化气氛的处理。
[0012]根据本发明的又一方面，提供了一种电子装置，其具有半导体器件，该半导体器件用于控制到负载的电源供给，该负载由从电源提供的功率驱动，其中半导体器件包括:半导体衬底;漏极层，其形成到半导体衬底并且位于半导体衬底的背面侧上;栅极绝缘膜，其形成在于半导体衬底形成的凹部的内壁上;栅电极，其掩埋在凹部中并且栅电极的上端低于半导体衬底的表面;源极层，其在表面侧上形成到半导体衬底;第一绝缘膜，其形成在栅电极上，并且膜的上表面高于半导体衬底的表面;低透氧绝缘膜，其形成在第一绝缘膜上并且具有比第一绝缘膜的透氧性低的透氧性；以及层间绝缘膜，其形成在低透氧绝缘膜上和半导体衬底上。
[0013]根据本发明的方面，能够提高垂直晶体管的耐TDDB性并且还能够抑制阈值电压的波动。
【附图说明】
[0014]图1是示出根据第一实施例的半导体器件的构造的横截面图；
[0015]图2A是示出用于第一绝缘膜和低透氧绝缘膜的位置的放大视图；
[0016]图2B是示出比较实施例中用于第一绝缘膜和低透氧绝缘膜的位置的视图；
[0017]图3是垂直型MOS晶体管的平面图；
[0018]图4是不出垂直MOS晶体管和感测垂直晶体管之间的关系的电路图；
[0019]图5是示出栅电极、P型源极层和η型层的布置的平面图；
[0020]图6是示出图1中所示的半导体器件的制造方法的横截面图；
[0021]图7是示出图1中所示的半导体器件的制造方法的横截面图；
[0022]图8是示出图1中所示的半导体器件的制造方法的横截面图；
[0023]图9是示出图1中所示的半导体器件的制造方法的横截面图；
[0024]图10是示出耐TDDB性和阈值电压的波动对于低透氧绝缘膜的厚度的依赖性的图；
[0025]图11是示出根据第二实施例的半导体器件的构造的横截面图；
[0026]图12是示出根据第三实施例的半导体器件的构造的横截面图；
[0027]图13是示出具有根据实施例的半导体器件的电子装置的电路构造的图；
[0028]图14是包含图13中所示的电子装置的车辆的视图，其中:
[0029]图14Α是汽车的视图，并且
[0030]图14Β是摩托车的视图；
[0031 ]图15是示出半导体器件的安装结构的图；
[0032]图16是示出根据第五实施例的半导体器件10的构造的横截面图；以及
[0033]图17是使用图16中所示的半导体器件的电子装置的电路图。
【具体实施方式】
[0034]将参考附图描述本发明的优选实施例。在附图中，相同的组成元件具有相同的附图标记，并且可选地省略其描述。
[0035]第一实施例
[0036]图1是示出根据第一实施例的半导体器件10的构造的横截面图。半导体器件10具有垂直MOS晶体管20。通过使用半导体衬底100形成垂直MOS晶体管20并且垂直MOS晶体管20具有P型漏极层130、n型基极层150、栅极绝缘膜110、栅电极120、p型源极层140和绝缘层340。
[0037]P型漏极层130形成到半导体衬底100并且位于半导体衬底100的背面侧上。η型基极层150形成到半导体衬底100并且位于P型漏极层130上方。
[0038]在半导体衬底100中，外延层104形成在子衬底102上。子衬底102例如为P+型硅衬底并且外延层104例如为ρ—型硅层。子衬底102用作P型漏极层130。漏电极202形成在子衬底102的背面处。通过将η型杂质注入到外延层104中来形成η型基极层150。在外延层104中，没有形成有η型基极层150的层作为ρ—层132位于ρ型漏极层130和η型基极层150之间。
[0039]η型层151形成在η型基极层150的表面层处。η型层151被设置为用于将基准电压提供到η型基极层150并且在下端连接到η型基极层150。具体地，η型层151形成到η型基极层150的表面层没有形成有ρ型源极层140的区域中。η型层151比ρ型源极层140更深。η型层151的杂质浓度高于η型基极层150的杂质浓度。
[0040]凹部108形成在半导体衬底100中。凹部108形成在外延层104中并且凹部的下端位于η型基极层150下面。凹部108的下端位于ρ层132中但是没有到达ρ型漏极层130。栅极绝缘膜110形成在凹部108的内壁上以