示出)注入掺杂离子，例如磷或砷，以便在N-补偿层215的顶面附近形成区域130，随后除去掩膜(图中没有表示出)。在图5H中，在1150°C的温度下对掺杂区110和区域130进行30分钟的扩散过程，使多晶硅层120填充的沟槽周围扩散、合并在一起，然后与N+掩埋层220合并。
[0033]在图51中，利用沟槽掩膜(图中没有表示出)，打开绝缘沟槽239，然后用绝缘材料(可能包含一个多晶硅中心)填充沟槽。在图5J中，利用注入掩膜(图中没有表示出)，在N-补偿掺杂层215的顶面附近，制备N+接触区240和P+接触区250，作为低端和高端二极管。N-掺杂层215可以通过注入或外延生长制备。如果通过全面注入或外延生长，制备顶部掺杂层215，该TVS器件与未配置耗尽SCR的类似TVS器件相比，无需额外的掩膜。可以选择SCR的结构(例如掺杂结构、区域宽度)，使SCR在零偏压下耗尽。制备工艺继续制备顶部绝缘层245、金属接触层150以及输入/输出垫270。在图5K中，底部电极可以形成在P+衬底205下方，作为GND垫，完成TVS器件的制备工艺。
[0034]依据上述说明，本发明提出了一种瞬态电压抑制(TVS)器件的制备方法。该方法包含:a)在第一导电类型的半导体衬底上，生长具有第一导电类型的底部外延层，利用一个注入掩膜，注入第一导电类型的掩埋掺杂层，然后在底部外延层上方生长一个第一导电类型的顶部外延层，随后在顶部外延层的顶面附近全面注入一个第二导电类型的顶部补偿层，并在顶部外延层中打开多个接触沟槽，在顶部外延层中每个接触沟槽下方，注入一个第二导电类型的沟槽底部掺杂区;b)进行沉积工艺，制备一个导电沟槽填充层，填充在接触沟槽中，然后将导电沟槽填充层回刻至顶部补偿层，利用掩膜，在顶部补偿层的顶面附近注入掺杂区，随后通过扩散工艺，扩散沟槽底部掺杂区，以包围接触沟槽，并且与掩埋掺杂层合并；以及c)利用一个沟槽掩膜，打开多个绝缘沟槽，并用一个绝缘材料填充绝缘沟槽。在一个较佳实施例中，该方法还包含:d)利用一个接触区，在顶部补偿层的顶面附近注入接触掺杂区，用作高端二极管和低端二极管。在另一个较佳实施例中，该方法还包含:e)制备一个顶部绝缘层，并利用掩膜，通过顶部绝缘层，打开接触开口，随后制备一个顶部金属接触层并形成图案，用作输入/输出垫，连接高端和低端二极管以及Vcc金属接头，以便连接接触沟槽，电连接到掩膜掺杂层。
[0035]尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。
【主权项】
1.一种瞬态电压抑制TVS器件，其特征在于，形成在半导体衬底上的第一导电类型的外延层中，该TVS器件包含: 多个被第二导电类型的掺杂多晶硅层填充的接触沟槽，在外延层中打开并延伸，其中接触沟槽还被第二导电类型的重掺杂区包围；以及 一个金属接触层，沉积在外延层的顶面上，用于电连接到Vcc电极，其中金属接触层还直接接触掺杂多晶硅层和第二导电类型的重掺杂区。2.如权利要求1所述的瞬态电压抑ffjijTVS器件，其特征在于: 接触沟槽用被N-型重掺杂区包围的N-掺杂多晶硅层填充;并且 接触金属层电连接到阴极电极。3.如权利要求1所述的瞬态电压抑制TVS器件，其特征在于，还包含: 一个第二导电类型的顶部掺杂层，沉积在所述的外延层顶部附近； 一个第二导电类型的掩埋掺杂区，沉积并包围在外延层中，其中所述的掩埋掺杂区与掩埋掺杂区下面的外延层部分相交接，从而构成所述的TVS器件的一个齐纳二极管；以及一个第一导电类型的第一接触区，沉积在所述的掩埋掺杂区上方的所述顶部掺杂层上方，用于构成一个半导体可控整流器SCR，作为一个第一转向二极管，其中所述的SCR在垂直方向上，由第一接触区、顶部掺杂层、外延层和掩埋掺杂区构成，其中第一接触区沉积在远离接触沟槽的地方，并与接触沟槽绝缘，第二导电类型的掩埋掺杂区进一步水平延伸，与接触沟槽下面的第二导电类型的重掺杂区合并在一起。4.如权利要求3所述的瞬态电压抑制TVS器件，其特征在于，还包含: 多个绝缘沟槽，隔绝一部分所述的外延层以及顶部掺杂层，使所述的SCR与接触沟槽绝缘。5.如权利要求3所述的瞬态电压抑制TVS器件，其特征在于，还包含: 一个第二导电类型的第二接触区，沉积在所述的顶部掺杂层上方，在接触沟槽与SCR和第一转向二极管相反的一边上，其中所述的第二接触区还与顶部掺杂层相交接，用作第二转向二极管，与所述的第一转向二极管一起，作为所述TVS器件的一对转向二极管。6.如权利要求3所述的瞬态电压抑制TVS器件，其特征在于，还包含:一个第二转向二极管，形成在横向远离SCR和第一转向二极管的地方， 其中所述的第一和第二转向二极管构成一对转向二极管，所述的这对转向二极管包含在第二导电类型的重掺杂区包围的接触沟槽的两个对边上的一个高端转向二极管和一个低端转向二极管。7.如权利要求6所述的瞬态电压抑制TVS器件，其特征在于: 第二转向二极管还包含一部分顶部掺杂层，用于降低所述的第二转向二极管的电容。8.如权利要求6所述的TVS器件，其特征在于: 第一和第二转向二极管分别通过第一和第二接触区，连接到一个输入/输出I/O垫。9.如权利要求6所述的TVS器件，其特征在于，还包含: 绝缘沟槽包围着第一和第二转向二极管，用于使第一和第二转向二极管与接触沟槽绝缘。10.如权利要求6所述的瞬态电压抑制TVS器件，其特征在于: 第一转向二极管、所述的第二转向二极管以及接触沟槽都被至少一个绝缘沟槽隔开。11.如权利要求3所述的的瞬态电压抑制TVS器件，其特征在于，还包含: 一个击穿电压VBD触发区，在齐纳二极管重叠区中带有第一导电类型的高掺杂浓度，齐纳二极管重叠区沉积在所述的掩埋掺杂区下方的外延层中，用于控制电压击穿。12.如权利要求1所述的瞬态电压抑制TVS器件，其特征在于，还包含: 一个绝缘层，覆盖半导体衬底顶面，绝缘层具有开口用于形成一个金属接触层，与接触沟槽相接触。13.如权利要求1所述的瞬态电压抑制TVS器件，其特征在于: 所述的第一导电类型为P-型;所述的半导体衬底作为接地电压GND端。14.一种瞬态电压抑制TVS器件的制备方法，其特征在于，包含: 在第一导电类型的半导体衬底上生长一个第一导电类型的外延层，并且在外延层中打开多个接触沟槽，然后在外延层中的沟槽下方，注入第二导电类型的掺杂区;并且 用第二导电类型的掺杂导电层填充接触沟槽，随后利用一个掩膜，在外延层的顶面附近，制备第二导电类型的掺杂区，通过高温扩散每个接触沟槽下方的掺杂区，从而扩散并包围外延层中的接触沟槽。15.如权利要求14所述的方法，其特征在于，还包含: 在外延层上方，制备一个顶部绝缘层，打开顶部绝缘层中的多个接触开口，通过一个接触金属层，用于连接接触沟槽以及包围着接触沟槽的第二导电类型的掺杂区。16.一种瞬态电压抑制TVS器件的制备方法，其特征在于，包含: 在第一导电类型的半导体衬底上，生长一个具有第一导电类型的底部外延层，利用一个注入掩膜，注入一个第一导电类型的掩埋掺杂层，在底部外延层上方生长一个第一导电类型的顶部外延层，通过在顶部外延层的顶面附近全面注入一个第二导电类型的顶部补偿层，打开顶部外延层中的多个接触沟槽，然后在顶部外延层中每个接触沟槽下方，注入第二导电类型的沟槽底部掺杂区； 通过沉积工艺，制备一个导电沟槽填充层，填充在接触沟槽中，然后将导电沟槽填充层回刻至顶部掺杂层，利用一个掩膜，在顶部补偿层的顶面附近注入掺杂区，通过扩散工艺，使沟槽底部掺杂区扩散，包围接触沟槽，并且与掩埋掺杂层合并;并且 利用一个沟槽掩膜，打开多个绝缘沟槽，然后用绝缘材料填充绝缘沟槽。17.如权利要求16所述的TVS器件的制备方法，其特征在于，还包含: 利用一个接触区掩膜，在顶部补偿层的顶面附近，注入接触掺杂区，形成一个高端二极管和一个低端二极管。18.如权利要求17所述的TVS器件的制备方法，其特征在于，还包含: 制备一个顶部绝缘层，利用一个掩膜，打开穿过顶部绝缘层的接触开口，随后制备一个顶部金属接触层并形成图案，作为输入/输出垫，以接触高端和低端二极管以及Vcc金属接头，连接接触沟槽，以便电连接至掩埋掺杂层。
【专利摘要】本发明涉及一种用于高浪涌和低电容的TVS结构。一种瞬态电压抑制（TVS）器件形成在第一导电类型的外延层中，外延层位于半导体衬底上方。TVS器件还包含多个打开的接触沟槽，延伸到第二导电类型的掺杂多晶硅层填充的外延层底部，其中沟槽还被第二导电类型的重掺杂区包围。TVS器件还包含一个金属接触层，沉积在外延层的顶面上，外延层电连接到Vcc电极，其中金属接触层还直接接触掺杂多晶硅层以及第二导电类型的重掺杂区。
【IPC分类】H01L21/768, H01L27/06, H01L23/48, H01L29/866, H01L29/74, H01L29/861, H01L21/82
【公开号】CN105702677
【申请号】CN201510831137
【发明人】马督儿·博德, 曾文江, 翁丽敏
【申请人】万国半导体股份有限公司
【公开日】2016年6月22日
【申请日】2015年11月25日