半导体结构的形成方法
【技术领域】
[0001]本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。
【背景技术】
[0002]随着集成电路(简称IC)制造技术的飞速发展，集成电路中的半导体元件的尺寸也相应变小。
[0003]然而，尺寸的减小对半导体元件的性能提出了更高的要求，例如:M0S晶体管是通过在栅极施加电压，调节通过沟道区域的电流来产生开关信号，但随着半导体元件尺寸的减小，传统平面式MOS晶体管对沟道电流的控制能力变弱，这容易造成严重的漏电流。
[0004]为了改善MOS晶体管的栅控能力，现有技术发展了多栅器件，。鳍式场效应晶体管(Fin FET)是一种多栅器件。图1，示出了现有技术一种Fin FET的结构示意图，鳍式场效应晶体管包括:半导体衬底10 ;凸起于半导体衬底10表面的多个鳍部30 ;覆盖在半导体衬底10表面，且位于各鳍部30之间的介质层20，所述介质层20覆盖部分所述鳍部30的侧壁，且介质层20表面低于鳍部30顶部；位于介质层20表面且横跨鳍部30的栅极40 ;形成于所述栅极40两侧的鳍部30内的源区30a和漏区30b。
[0005]对于Fin FET,鳍部30的顶部以及两侧的侧壁与栅极40相接触的部分都成为沟道区，即Fin FET具有多个栅，有利于增大驱动电流，改善器件性能。
[0006]参考图2至图4，示出了现有技术Fin FET制造方法中各步骤的示意图，所述方法包括:
[0007]先参考图2，先在半导体衬底10上形成掩模50，并以所述掩模50为掩模刻蚀半导体衬底10形成多个鳍部31、32、33、34...，之后，在半导体衬底10上形成覆盖各鳍部的介质材料层21，并以化学机械研磨(Chemical Mechanical Polish，CMP)去除部分厚度的介质材料层21，使介质材料层21表面与掩模50齐平；
[0008]接着参考图3，采用湿法刻蚀工艺或是SiCONI预清工艺去除部分厚度的介质材料层21露出掩模50，之后去除掩模50 ;
[0009]再参考图4，继续采用湿法刻蚀工艺或是SiCONI预清工艺，再次去除部分厚度的介质材料层21至预设厚度，形成露出所述鳍部30顶端的介质层20。
[0010]之后在所述鳍部30与介质层20上方依此形成半导体材料层(图中未显示)，并在所述鳍部30以及半导体材料层两侧形成栅极侧墙和鳍间侧墙(图中未显示)后，通过离子注入等方式形成源极和漏极。
[0011]然而随着半导体器件发展，半导体器件的尺寸不断减小，通过上述Fin FET的制备工艺后获得的Fin FET的性能较差，无法满足半导体器件发展的需求。
【发明内容】
[0012]本发明解决的问题是提供一种半导体结构的形成方法，以提高形成具有Fin FET的半导体器件的性能。
[0013]为解决上述问题，本发明提供一种半导体结构的形成方法，
[0014]提供半导体衬底；
[0015]刻蚀所述半导体衬底，形成鳍部；
[0016]在所述鳍部上和所述鳍部之间的半导体衬底上形成介质层；
[0017]以含有氟化氢和氨气的气体作为刻蚀气体，在不产生等离子体条件下对所述介质层进行第一刻蚀，至所述介质层的表面低于所述鳍部顶端。
[0018]可选地，所述第一刻蚀的步骤包括:控制温度为20?60°C，气压为1mtorr?lOOmtorr，氟化氢的流量为1sccm?lOOsccm，氨气的流量为1sccm?lOOsccm。
[0019]可选地，刻蚀所述半导体衬底，形成鳍部的步骤包括:
[0020]在所述半导体衬底上形成掩模层，并以所述掩模层为掩模刻蚀所述半导体衬底，形成鳍部；
[0021]在形成所述介质层之后，进行第一刻蚀之前，所述形成方法还包括:
[0022]去除部分厚度的所述介质层，使所述介质层表面与所述掩模层齐平；
[0023]再对介质层进行第二刻蚀，使所述掩模层露出；
[0024]之后，去除所述掩模层。
[0025]可选地，所述第二刻蚀的步骤包括:
[0026]以含有氟化氢和氨气的刻蚀气体，在不产生等离子体条件下刻蚀所述介质层，以去除部分厚度的所述介质层。
[0027]可选地，所述第二刻蚀的步骤包括:控制温度为20?60°C，气压为1mtorr?10mtorr ;氟化氢的流量为1sccm?lOOsccm，氨气的流量为1sccm?lOOsccm。
[0028]可选地，所述第一刻蚀和第二刻蚀均分为多个刻蚀阶段进行，在相邻两刻蚀阶段之间，所述形成方法还包括:进行清除步骤，以去除刻蚀介质层过程中形成的副产物；
[0029]所述清除步骤包括:停止通入刻蚀气体，使温度升至100?200°C。
[0030]可选地，一次所述清除步骤持续的时间为10?30秒。
[0031]可选地，对介质层进行第二刻蚀，使所述掩模层露出的步骤包括:刻蚀所述介质层，至露出全部厚度的所述掩模层。
[0032]可选地，所述掩模层为氮化硅层。
[0033]可选地，去除所述掩模层的步骤包括:采用以磷酸作为湿法刻蚀剂的湿法刻蚀工艺去除所述掩模层。
[0034]可选地，在形成所述掩模层前，所述半导体结构的形成方法还包括:在所述半导体衬底上形成衬垫层；
[0035]所述第一刻蚀包括:对所述衬垫层进行刻蚀。
[0036]可选地，形成所述介质层的步骤为:采用流体化学气相沉积工艺形成所述介质层。
[0037]可选地，在形成所述鳍部后，形成所述介质层前，所述半导体结构的形成方法还包括:进行退火工艺，以修复所述半导体衬底的刻蚀表面。
[0038]与现有技术相比，本发明的技术方案具有以下优点:
[0039]在所述鳍部上和所述鳍部之间的半导体衬底上形成介质层后，以含有氟化氢和氨气的刻蚀气体，在不产生等离子体的条件下对所述介质层进行第一刻蚀，至所述介质层的表面低于所述鳍部顶端。在上述第一刻蚀工艺中，基于氟化氢和氨气未被等离子化，有效减小产生的氟离子的量，从而在刻蚀介质层时，可降低露出的鳍部被氟离子腐蚀程度，以减小鱼耆部所受的损伤，提尚后续形成的鑛部的结构形态，进而提尚后续形成的含有鑛式场效应晶体管的半导体器件的性能。
[0040]可选地，在去除部分厚度的介质层，使所述介质层表面与所述掩模层齐平后，以含有氟化氢和氨气的刻蚀气体，在不产生等离子体条件下对所述介质层进行第二刻蚀，使所述掩模露出。相比于现有的采用氢氟酸溶液去除部分介质层露出掩模层的方法，采用含有氟化氢和氨气的刻蚀气体，在不产生等离子体条件下刻蚀所述介质层，可降低氟离子或是氟化氢溶液腐蚀介质层时所造成的介质层表面不同部分的高度的差异性，从而可以提高刻蚀后的介质层表面的平整度，进而提高后续形成的半导体器件的性能。
【附图说明】
[0041]图1是一种鑛式场效应晶体管的结构不意图；
[0042]图2至图4是现有鳍式场效应晶体管制备工艺各步骤的剖面结构示意图；
[0043]图5是图1中鳍式场效应晶体管沿A-A’向剖面结构的电镜图；
[0044]图6至图20是本发明半导体结构的形成方法一实施例中各步骤的结构示意图。
【具体实施方式】
[0045]如【背景技术】所述，通过现有的Fin FET制备工艺形成的半导体器件的性能较差，无法满足半导体器件发展的需求，分析其原因:
[0046]结合参考图2和图3，在现有的Fin FET制备工艺中，介质材料层21多为氧化硅，在以CMP工艺去除掩模50上的介质材料层21后，会以稀释氢氟酸溶液(Dilute HF，简称DHF)作为湿法刻蚀剂去除部分厚度的介质层，至露出硬掩模50。其中，在以稀释氢氟酸溶液作为湿法刻蚀剂刻蚀氧化硅期间，稀释氢氟酸溶液腐蚀氧化硅后，会在氧化硅的刻蚀面出现凹陷缺陷，降低了氧化硅的刻蚀面平整度。尤其是在逻辑器件、静态随机存储器(Static Random Access Memory, SRAM)制备过程中，因为在半导体衬底10上形成的鳍部31、32、33和34之间的间距不同，所以在去除部分厚度鳍部30以露出掩模50过程中，进入各鳍部30之间的湿法刻蚀剂剂量不同，从而使各鳍部30之间的氧化硅被腐蚀程度不同，进而加大了刻蚀所述介质层20后介质层20表面凹陷缺陷60 (如图5所不电镜图中圆圈区域所示)，致使形成的Fin FET形态结构较差，影响了后续形成的半导体器件的性能。
[0047]此外，结合参考图2、图3和图4，在去除掩模50后，现有技术多采用SiCONI预清工艺，以順3和NF3作为刻蚀气体，在特定气压、功率和射频条件下形成刻蚀等离子体，以进一步去除部分厚度的介质层20，以露出各鳍部顶端。在SiCONI预清工艺中，形成的等离子体中包含了 F离子(NF3+NH3— NH4F+NH4F:HF)，F离子会腐蚀露出的鳍部，从而造成鳍部损伤，降低后续形成的半导体器件性能。
[0048]为解决上述问题，本发明提供了一种半导体结构的形成方法，包括:提供半导体衬底；刻蚀半导体衬底形成鳍部；在所述鳍部上和所述鳍部之间的半导体衬底上形成介质层；以含有氟化氢和氨气的气体作为刻蚀气体，在不产生等离子体条件下对所述介质层进行第一刻蚀，至所述介质层的表面低于所述鳍部顶端。
[0049]在本发明提供的半导体结构的形成方法中，在刻蚀介质层的步骤中，基于氟化氢和氨气未被等离子化，有效减小产生含有氟离子的量，从