带边缘缓冲的晶片封装结构及晶片级芯片封装结构的制作方法
【技术领域】
[0001]本实用新型涉及一种半导体的封装结构，尤其涉及一种带边缘缓冲的晶片封装结构及晶片级芯片封装结构。
【背景技术】
[0002]在晶片级芯片TSV(Through Silicon Via，硅通孔)技术封装中，通常在芯片的上表面即功能面粘合一玻璃基板或硅基板，以保护功能区不受损伤或污染，再在芯片的下表面即基底的下表面做开口露出焊垫，用金属线路将焊垫电性引到芯片下表面。如图1和图2所示，公知的晶片级芯片封装过程为:首先，提供一具有多个芯片I的晶片和基板2，芯片通常具有元件区10和位于元件区周边的焊垫4，焊垫位于芯片的氧化层11内，且与元件区电性连接，基板2通过粘结层9粘合于晶片的上表面；然后，在晶片的下表面做向上表面延伸的开口，开口暴露出焊垫4;接着，在开口内做绝缘层5、金属布线层6、防护层7、焊料凸点8等，将焊垫的电性引到晶片的下表面，形成晶片封装结构，如图1所示；最后，沿晶片封装结构的预定切割线切割，分立成多个单颗芯片，即形成晶片级芯片封装结构。
[0003]上述封装过程中，在最终将晶片封装结构切割形成单颗芯片时，通常采用机械切割的方式，即通过机械切割方式切割晶片的基底材料部分和基板部分，而在切割基板材料如硅和玻璃时，切刀12进刀附近会产生应力，引起崩边；或导致翘曲或者微裂纹13 (如图2所示)，该翘曲或微裂纹13在后续热循环试验时，形变程度会加剧，最终将引起金属布线层与基板的分离，导致失效，影响了封装芯片的可靠性。
【发明内容】
[0004]为了解决上述技术问题，本实用新型提出一种带边缘缓冲的晶片封装结构及其晶片级芯片封装结构，该晶片封装结构能够缓解切割应力，避免芯片在切割边缘产生崩裂、翘曲或裂纹，由该晶片封装结构切割形成的晶片级芯片封装结构能够有效避免热循环试验引起的金属层与其下方材料的分层，提高了芯片的可靠性。
[0005]本实用新型的技术方案是这样实现的:
[0006]一种带边缘缓冲的晶片封装结构，包括具有若干芯片的晶片，相邻芯片之间形成预定切割线，每个芯片的上表面包含有元件区和位于所述元件区周边的若干焊垫，且所述焊垫电性连接所述元件区；还包括一基板，所述基板粘合于所述晶片的上表面；所述基板上与所述预定切割线相对的位置形成有凹槽，所述凹槽内填充有具有缓解切割应力作用的绝缘材料；每个芯片的周边形成有对应所述焊垫的台阶，所述台阶连接该芯片的下表面和所述绝缘材料，所述台阶的底部进入所述绝缘材料，且所述台阶的表面暴露出所述焊垫；所述台阶上形成有金属布线层，该金属布线层沿台阶的表面将焊垫电性引到所述芯片的下表面。
[0007]作为本实用新型的进一步改进，所述台阶包括第一阶台和第二阶台，所述第二阶台低于所述第一阶台，第一阶台包括第一侧壁和第一底部，第二阶台包括第二侧壁和第二底部，所述第一侧壁、所述第一底部、所述第二侧壁、所述第二底部顺次连接，且所述第一侧壁连接所述芯片的下表面，所述第二底部进入所述绝缘材料。
[0008]作为本实用新型的进一步改进，所述凹槽为贯穿所述基板的条形沟槽或形成于基板局部的方形凹槽、弧形凹槽。
[0009]作为本实用新型的进一步改进，所述凹槽为方形凹槽或弧形凹槽时，其对应所述芯片的一个焊垫或多个相邻焊垫。
[0010]作为本实用新型的进一步改进，所述绝缘材料为负性光刻胶。
[0011]作为本实用新型的进一步改进，所述凹槽的侧壁或所述台阶与所述芯片的上表面垂直或有一定夹角。
[0012]作为本实用新型的进一步改进，所述金属布线层与所述芯片的基底材料之间铺设有绝缘层。
[0013]作为本实用新型的进一步改进，所述金属布线层上设置有防护层，该防护层在金属布线层的预设焊盘位置形成有开口，所述开口内植有焊料凸点。
[0014]作为本实用新型的进一步改进，所述台阶底部的金属布线层未延伸到对应的芯片的边缘，边缘处的所述绝缘材料和所述防护层结合在一起。
[0015]一种带边缘缓冲的晶片级芯片封装结构，所述晶片级芯片封装结构为所述带边缘缓冲的晶片封装结构沿预定切割线切割后形成的任一单颗芯片的封装结构。
[0016]本实用新型的有益效果是:本实用新型提供一种带边缘缓冲的晶片封装结构及晶片级芯片封装结构，该晶片封装结构中，在基板的边缘对应晶片预定切割线的位置形成了凹槽，并在凹槽内填充了具有缓解切割应力作用的绝缘材料，由于绝缘材料位于晶片终切进刀部位处，其可以缓解晶片切割成单颗芯片时的切割应力，因此，本实用新型能够避免芯片在边缘产生崩裂、翘曲或裂纹；且由该晶片封装结构切割形成的晶片级芯片封装结构能够有效避免热循环试验引起的金属层与其下方材料的分离，提高芯片的可靠性。较佳的，金属布线层沿芯片边缘的台阶将焊垫的电性引到基底下表面的同时，金属布线层延伸至绝缘材料，且未延伸到对应的芯片的边缘，边缘处的绝缘材料和防护层结合在一起，这样，相对于防护层与基板材料的结合，其具有更好的结合效果，能够进一步避免防护层的分层，提高芯片的可靠性。
【附图说明】
[0017]图1为公知的晶片封装结构切割位置示意图；
[0018]图2为图1中A处放大结构示意图；
[0019]图3为本实用新型封装过程中晶片上表面粘合基板后切割位置示意图；
[0020]图4为本实用新型封装过程中晶片形成台阶后切割位置示意图；
[0021]图5为本实用新型形成晶片封装结构后切割位置示意图；
[0022]图6为图5中B处放大结构示意图；
[0023]图7为本实用新型中晶片级芯片封装结构的一结构示意图；
[0024]图8为本实用新型中晶片级芯片封装结构的另一结构示意图；
[0025]图9为本实用新型中晶片级芯片封装结构的又一结构示意图；
[0026]图10为实用新型中凹槽的一结构示意图；
[0027]图11为实用新型中凹槽的另一结构示意图；
[0028]图12为实用新型中凹槽的又一结构示意图。
[0029]结合附图，作以下说明:
[0030]1--芯片2--基板
[0031]3——绝缘材料4——焊垫
[0032]5——绝缘层 6——金属布线层
[0033]7——防护层 8——焊料凸点
[0034]9 粘结层 10 兀件区
[0035]11——氧化层 12——刀片
[0036]13——微裂纹 14——台阶
[0037]141一一第一侧壁 142—一第一底部
[0038]143一一第二侧壁 144一一第二底部
[0039]15——预定切割线
【具体实施方式】
[0040]为使本实用新型能够更加明显易懂，下面结合附图对本发明的【具体实施方式】做详细的说明。为方便说明，实施例附图的结构中各组成部分未按正常比例缩放，故不代表实施例中各结构的实际相对大小。
[0041]如图3、图4、图5和图6所示，一种带边缘缓冲的晶片封装结构，包括具有若干芯片I的晶片，相邻芯片之间形成预定切割线15，每个芯片的上表面包含有元件区10和位于所述元件区周边的若干焊垫4，所述焊垫电性连接所述元件区，具体为元件区位于芯片的基底的上表面，焊垫位于芯片的氧化层内；还包括一基板2，所述基板粘合于所述晶片的上表面；所述基板上与所述预定切割线相对的位置形成有凹槽，所述凹槽内填充有具有缓解切割应力作用的绝缘材料3 ;每个芯片的周边形成有对应所述焊垫的台阶14，所述台阶连接该芯片的下表面和所述绝缘材料，所述台阶的底部进入所述绝缘材料，且所述台阶的表面暴露出所述焊垫；所述台阶上形成有金属布线层6，该金属布线层沿台阶的表面将焊垫电性引到所述芯片的下表面。其中，芯片可以是微机电系统(Micro Electro MechanicalSystem, MEMS)，物理感测器件(Physical Sensor)等，但芯片类型不限于此，芯片的基底可以为硅基底、砷化镓基底等。基板可为硅基板或玻璃基板。
[0042]若为MEMS芯片，基底和基板在元件区位置还会形成有腔体结构，为