用于可变的电荷泵负载电流的动态时钟周期调制方案的制作方法

下文一般地关于电荷泵领域，并且更加具体地关于调节(regulate)电荷泵的技术。

背景技术：

电荷泵使用开关和电容器的组合以提供高于或低于其DC输入电压的DC输出电压。为了产生要求的输出，从输入到输出的电荷的转移通过电容器和开关而产生。在一个时钟半周期、充电半周期期间，电容器并联地耦接到输入，以便于充电到输入电压。在第二半周期、升压半周期期间，充电的电容器的底板用输入电压升压，以便于提供输入电压的水平的两倍的输出电压。该过程在图1A和1B中示出。在图1A中，电容器5与输入电压V_IN并联布置以示出充电半周期。在图1B中，充电的电容器5与输入电压串联布置以示出转移(transfer)半周期。如在图1B所看到的，充电的电容器5的正极端子相对于接地将因此是2*V_IN。

电荷泵被用于多种情况中。例如，它们被用作闪速和其它非易失性存储器上的外围电路以从较低的功率电源电压产生许多所需的操作电压——诸如感测、编程或擦除电压。多个电荷泵设计——诸如传统的迪克森型(Dickson-type)泵——在现有技术中是已知的。但是给定对电荷泵常见的依赖，存在对泵设计中的改善的持续的需求，特别是关于试图节省电流消耗以及减少泵的输出中的波纹(ripple)的数量。

技术实现要素：

电荷泵电路系统包括电荷泵电路以及调节电路，该电荷泵电路被连接以接收时钟信号和电源电压并且从它们在该电荷泵系统的输出节点处产生输出电压。调节电路包括反馈电路、第一晶体管以及时钟电路，该反馈电路被连接以接收输出电压并且从其产生调节电压，该第一晶体管具有连接以接收调节电压的栅极并且通过其电荷泵电路被连接到电源电压。时钟电路包括：电流镜像元件，被连接以接收调节电压并且从其产生具有与由所述第一晶体管供应到该电荷泵电路的电流成比例的水平的第一电流；以及电流控制的振荡器，被连接以接收第一电流并且从其产生时钟信号，其中该时钟信号的频率取决于该第一电流的水平。

一种产生调节的输出电压的方法包括，在电荷泵电路处接收时钟信号和电源电压，以及由该电荷泵电路从该时钟信号和该电源电压产生该输出电压。反馈电路接收输出电压并且从输出电压产生调节电压。调节电压被施加到第一晶体管的控制栅极处，通过其，电荷泵被连接以接收电源电压。由第一晶体管供应到电荷泵电路的电流被镜像以产生具有与由第一晶体管供应到电荷泵电路的电流成比例的水平的第一电流。电流控制的振荡器接收第一电流并且从其产生时钟信号，其中该时钟信号的频率取决于该第一电流的水平。

各种方面、优点、特征以及实施例被包含在其示例性示例的以下说明中，该说明应结合附图。本文引用的所有专利、专利申请、文献、其它公开、文件和事物因此通过引用将其全部内容结合于此以用于所有目的。到在结合的公开、文件或事物以及本申请之间的定义或者术语的使用中的任何不一致或矛盾的程度，本申请的那些应占优势。

附图说明

图1A是在一般的电荷泵中的充电半周期的简化的电路图。

图1B是在一般的电荷泵中的转移半周期的简化的电路图。

图2是用于调节的电荷泵的顶层框图。

图3是非易失性存储器系统的示意性表示，其中一般地使用电荷泵。

图4A和4B更加详细地示出了使用固定的时钟频率的电荷泵系统的操作。

图5A和5B是电荷泵系统以及相应组的波形的示例性实施例的示意性表示。

图6A和6B是电荷泵系统以及相应组的波形的替换实施例的示意性表示。

图7A和7B分别示出了不同的电荷泵计时方案的频率相比于负载电流以及效率相比于负载电流。

具体实施方式

这里呈现的技术被广泛地应用于各种电荷泵设计以减少用于电荷泵系统的整体功率消耗并且用于减少切换电流。如在背景技术中所述的，非易失性存储器系统通常被设计为与相对较低的电压功率电源一起使用，但是需要更高的电压水平以进行各种读取、写入和擦除操作。例如，对于NAND存储器应用，诸如用于2D NAND或诸如BiCS型的3D器件，诸如位线驱动器和各种运算放大器的元件使用比给定的电源电压的更高(2X-3X)。这些电压由在存储器芯片上的电荷泵电路产生，该电荷泵电路可能是电路上的主要的功率消耗电路。此外这些泵通常被设计为以单个时钟频率操作，在该单个时钟频率处泵性能满足最差情况负载条件。这将导致在较低负载处的高切换和高切换电流。这里呈现的技术可以有助于根据负载电流要求而最小化泵切换频率，从而最小化相应的切换电流。尽管以下讨论通常在使用用于存储器系统的电荷泵的上下文中给出，但是所述技术更一般地可用于需要升压的电压水平的其它电路(即具有大电容性负载以及小负载电流要求的电荷泵)。

图2是使用基于输出电压的调节方案的典型的电荷泵的顶层框图。如图2中所示，泵201具有时钟信号和电压Vreg作为输入并且提供输出Vout。在图2中没有明确地示出时钟产生电路，尽管其在一些实施例中可以被认为是电荷泵系统的部分或者被认为是外部输入。高(Vdd)和低(接地)连接也没有明确地示出。电压Vreg由调节器203提供，该调节器203具有来自外部电压源的参考电压Vref作为输入和输出电压Vout。调节器块203产生反馈控制信号Vreg使得可以获得Vout的期望的值。泵区201可以具有用于电荷泵的任何的各种设计，包括具有交叉耦接的元件的电荷加倍型电路以及迪克森型泵。(电荷泵通常被认为是指泵部分201和调节器203两者，当包含调节器时，尽管在一些使用中“电荷泵”仅指泵区201。在下文中，术语“电荷泵系统”通常将被用于描述泵自身以及任何调节电路或其它相关联的元件)。

图3示意性地示出了存储器系统的主要硬件组件，该存储器系统包括集成的非易失性存储器电路——诸如在其上电荷泵可以被用作用于产生所需要的操作电压的外围元件。存储器系统90通常通过主机接口与主机80操作。存储器系统可以是以诸如存储器卡的可拆卸的存储器的形式，或者可以是以嵌入式的存储器系统的形式。存储器系统90包括存储器102，该存储器102的操作由控制器100控制。存储器102包括分布在一个或多个集成的电路芯片之上的非易失性存储器单元的一个或多个阵列，其可以包括一个或多个电荷泵104作为外围元件以提供用于读取、写入或擦除操作的各种电压(示意性地表示为VR、VP、VE)，该读取、写入或擦除操作需要升压到芯片上电源水平之上的值。控制器100可以包括接口电路110、处理器120、ROM(只读-存储器)122、RAM(随机存取存储器)130、可编程的非易失性存储器124以及附加组件。控制器通常形成为ASIC(专用集成电路)并且包含在这样的ASIC中的组件一般取决于特定应用。

关于存储器区102，半导体存储器器件包括，易失性存储器器件——诸如动态的随机存取存储器(“DRAM”)或静态的随机存取存储器(“SRAM”)器件；非易失性存储器器件——诸如电阻式随机存取存储器(“ReRAM”)、电可擦除可编程只读存储器(“EEPROM”)、闪速存储器(也可以被认为是EEPROM的子集)、铁电的随机存取存储器(“FRAM”)以及磁阻的随机存取存储器(“MRAM”)；以及能够储存信息的其它半导体元件。每种类型的存储器器件可以具有不同的配置。例如，闪速存储器器件可以配置在NAND或NOR配置中。

存储器器件可以以任何组合由无源和/或有源元件构成。以非限制性示例的方式，无源半导体存储器元件包括ReRAM器件元件，其在一些实施例中包括电阻率切换储存元件——诸如反熔丝、变相材料等，以及可选地控制元件——诸如二极管等。进一步以非限制性示例的方式，有源半导体存储器元件包括EEPROM和闪速存储器器件元件，其在一些实施例中包括包含电荷储存区域的元件——诸如浮置栅极、传导的纳米粒子或电荷储存电介质材料。

多个存储器元件可以被配置为使得它们串联连接或者使得每个元件可被独立地访问。以非限制性示例的方式，在NAND配置(NAND存储器)中的闪速存储器器件通常包含串联连接的存储器元件。NAND存储器阵列可以被配置为使得阵列由多个存储器串构成，其中串由共享单个位线并作为一组存取的多个存储器元件构成。可替换地，存储器元件可以被配置为使得每个元件可被独立地访问，例如NOR存储器阵列。NAND和NOR存储器配置是示例性的，并且可以以其它方式配置存储器元件。

位于衬底中和/或衬底上的半导体存储器元件可以以二维或者三维布置，诸如二维存储器结构或三维存储器结构。

在二维存储器结构中，半导体存储器元件被布置在单个平面或者单个存储器器件级中。典型地，在二维存储器结构中，存储器元件被布置在基本上平行于支撑存储器元件的衬底的主表面而延伸的平面中(例如，在x-z方向平面中)。衬底可以是在其上或其中形成存储器元件的层的晶片，或者它可以是在存储器元件形成之后附接到存储器元件的载体衬底。作为非限制性示例，衬底可以包括诸如硅的半导体。

存储器元件可以布置在有序的阵列中的单个存储器器件级中——诸如在多个行和/或列中。但是，存储器元件可以在不规则或者非正交的配置中形成阵列。存储器元件的每一个可以具有两个或多个电极或接触线——诸如位线和字线。

三维存储器阵列被布置为使得存储器元件占据多个平面或多个存储器器件级，从而在三维中(即，在x、y和z方向中，其中y方向基本上垂直于衬底的主表面，并且x和z方向基本上平行于衬底的主表面)形成结构。

作为非限制性示例，三维存储器结构可以被垂直地布置为多个二维存储器器件级的堆叠。作为另一个非限制性示例，三维存储器阵列可以被布置为多个垂直的列(例如，基本上垂直于衬底的主表面的列延伸，即，在y方向中)，其中每个列在每个列中具有多个存储器元件。列可以布置在二维配置中，例如，在x-z平面中，产生具有元件在多个垂直地堆叠的存储器平面上的存储器元件的三维布置。存储器元件在三维中的其它配置也可以组成三维存储器阵列。

以非限制性示例的方式，在三维NAND存储器阵列中，存储器元件可以耦接在一起以在单个水平的(例如，x-z)存储器器件级中形成NAND串。可替换地，存储器元件可以耦接在一起以形成横穿多个水平的存储器器件级的垂直的NAND串。可以设想其它三维配置，其中一些NAND串在单个存储器级中包含存储器元件，而其它串包含跨过多个存储器级的存储器元件。三维存储器阵列也可以设计在NOR配置中和ReRAM配置中。

典型地，在单片三维存储器阵列中，一个或多个存储器器件级形成在单个衬底上。可选地，单片三维存储器阵列也可以具有至少部分在单个衬底中的一个或多个存储器层。作为非限制性示例，衬底可以包括诸如硅的半导体。在单片三维阵列中，组成阵列的每个存储器器件级的层通常形成在阵列的在下面的存储器器件级的层上。但是，单片三维存储器阵列的相邻存储器器件级的层可以被共享或者具有在存储器器件级之间相互介入的层。

其次，二维阵列可以单独地形成并且然后封装在一起以形成具有存储器的多个层的非单片存储器器件。例如，非单片堆叠的存储器可以通过在单独的衬底上形成存储器级并且然后在彼此上堆叠存储器级来形成。可以在堆叠之前将衬底减薄或者从存储器器件级移除，但是由于存储器器件级初始形成在单独的衬底之上，所以所产生的存储器阵列不是单片三维存储器阵列。此外，多个二维存储器阵列或三维存储器阵列(单片或非单片)可以形成在单独的芯片上并且然后封装在一起以形成叠层芯片存储器器件。

存储器元件的操作以及与存储器元件的通信通常需要相关联的电路。作为非限制性示例，存储器器件可以具有用于控制和驱动存储器元件以实现诸如编程和读取的功能的电路。该相关联的电路可以在与存储器元件相同的衬底上和/或在单独的衬底上。例如，用于存储器读取-写入操作的控制器可以位于单独的控制器芯片上和/或在与存储器元件相同的衬底上。

将认识到的是，下文不限于所述的二维和三维示例性结构，而是覆盖如这里所述的精神和范围中的所有相关的存储器结构。关于这样的存储器器件和系统的更多细节在于2014年10月30日提交的美国专利申请号14/528，711中给出。

返回到电荷泵的细节，图4A和4B更加详细地示出了具有相应的计时方案的电荷泵电路的示例。在图4A中，电荷泵401接收固定的时钟信号CLK并且在其输出节点处产生电压VOUT，该输出节点可以被连接以驱动在这里被表示为I_LOAD 451的负载。泵401通过晶体管405被连接到VSUP水平，该晶体管405的栅极被连接以接收设置在泵处看到的水平SUP的调节水平REGL并且供应电流，负载的电流以及流到泵中任何非负载静态电流两者。调节电压REGL是运算放大器403的输出，该运算放大器403具有从泵的输出接收反馈的第一输入以及连接到诸如来自带隙的参考水平的第二输入。在该示例中，反馈来自分压器的节点，该分压器由在泵的输出节点和接地之间串联连接的电阻407和409形成，尽管也可以使用其它分压器(诸如结合电容的那些)。

在图4A的右边是泵示例的一些细节，并且图4B示出了计时方案的一些波形。在该示例中的泵细节示出了单阶倍压器，但是泵可以具有也可以是迪克森型、四相或其它电荷泵结构的多个阶，诸如在美国专利公开号2015-0091637中所述的。泵电容器C1 415(C2 417)在相期间以M1 411(M2 413)充电并且在相期间通过M3 419(M4 421)晶体管传送输出电荷。信号G04和G40可以从在图4A的细节中未示出的辅助泵电源产生。由于芯片上电容器遭受高寄生效应，每个节点与显著的寄生电容相关联。在每个周期的操作期间，这些寄生效应将被充电和放电，导致更高的电流ICC被吸取，其中这与切换频率成比例。

由于在无负载条件和较低负载电流下的高切换电流(I_SW)，泵的效率在较低的负载处极大地减少。这由等式(1)示出：

其中VOUT是输出电压，I_LOAD是负载电流，I_SUP是电源电流。

由于高切换电流导致不理想的效率，下文描述了使用用于可变的负载电流的动态时钟周期调制方案以减少切换电流并且改善泵系统的效率。电荷泵的驱动能力与操作的频率成比例，因此随着负载降低，切换频率可以相应地被缩放以维持目标输出电压。在基于使用在电压控制器振荡器(VCO)中的泵的VOUT水平来设置时钟频率的方法中，压控振荡器的非线性特征导致时钟周期随着负载电流的降低而不线性地增加(或者频率不降低)。因此，即使VCO方法解决了动态地改变负载匹配计时方案的要求，但是其无法维持切换频率和负载要求之间的线性关系。

在下文的示例性实施例中，可以从REGL信号获得负载电流信息。该负载电流信息可以被用于通过使用线性电流控制的振荡器(CCO)而产生时钟信号，其中该时钟信号的频率随着负载电流线性地变化。实现该线性电流控制的振荡器的第一示例性实现方式在图5A中示出。

在图5A的左边，元件如同在图4A中的并且被类似地编号，但是与固定的CLK信号不同，在右边的区520，产生CLK信号。通过REGL信号，通过M1 505供应的电流被镜像到M2pmos晶体管521，该晶体管521被用于充电/放电电容器C_CCO 541。由于CCO区被用于产生具有期望的频率操作范围的时钟CLK(不同于泵需要传送负载的情况)，镜像比不一定是1：1并且其的分数应该足以产生需要的范围，并且由符号“M：1”指示。该分数的镜像允许通过M2 521的电流为通过M1 505的电流的分数1/M，允许时钟CLK跟踪进入到电荷泵501的电流而其自身消耗相对较小的电流。

晶体管531和537被分别用于充电和放电电容器C_CCO 541并且具有其栅极电压以由中间镜像电路的方式设置，该中间镜像电路包括二极管连接的晶体管525、晶体管529和二极管连接的pmos 527，其中M2 521通过该晶体管525连接到接地，该晶体管529的栅极被共同地与525和537的栅极连接，并且529通过该二极管连接的pmos 527连接到VSUP并且527的栅极与晶体管531共同地连接。C_CCO 541的顶板由开关533交替地通过531连接到VSUP，并且由开关535基于CLK的相位通过537连接到接地，使得穿过电容器(VC)的电压关于取决于时钟相的时间线性地充电(charge)/放电(discharge)。随着VC超过V_H，比较器543将重置SR锁存器547到放电模式。一旦VC变得少于V_L，比较器545将设置SR锁存器547到充电模式。图5B示出了穿过电容器的电压以及产生的CLK。

来自于与M2 521并联的电流源523的I_MIN是维持用于CLK满足VOUT波纹规格的最小频率的电流。如所述，“M：1”将表示M是M2 521和M1 505之间的电流镜比，因为通过M2的电流仅被用于确定CLK，而通过M1的电流需要足够大以满足连同任何静态电流一起驱动负载的电荷泵的需求。对于CCO区520，晶体管都类似地具有(“1：1”)连同I_MIN的通过M2 521的电流的大小，尽管可以使用其它比率。V_H和V_L水平从未在图5A中示出的调节电路单独地产生。

实现图6A中示出的线性CCO和相应的波形的的替换实施例在图6B中示出。在图6A的左边，元件如同之前并且被类似地编号。右边，CCO区再次具有设置/重置锁存器647，但是设置和重置(set and reset)信号在两个不同的子区中产生。设置信号(SB)来自比较器“643-a”，该比较器“643-a”将电容器C_CCO 641-a上的水平VC1与参考水平V_REF比较(其取决于实施例，将与用于运算放大器503的参考电压相同或者不相同)。通过M1 605的电流在与电流源623-a并联的M2 621-a中被镜像(在M：1的比率处)以充电节点VC1，其中基于信号CLK的相由开关633-a/635-a充电/放电该节点VC1。重置信号(RB)基于根据时钟信号CLKB的反相的版本切换的水平VC2类似地产生。在图6B中，将电容器从0充电到V_REF所需要的时间为T_charge，而从V_REF到0的放电时间为T_discharge。

返回参考图5A和5B，

具有用于图6A和6B的VC1和VC2的高的(即，V_H＝VREF)和低的值(即，VL＝0)的类似表达。

由等式(2)，

由于切换频率和负载电流之间的线性关系，切换电流将随负载电流线性地变化：

其中k是常数……(4)

效率η是输出功率(output power)对输入功率(input power)的比率：

由等式(4)，

图7A和7B分别是频率相对于负载电流以及效率相对于负载电流的曲线图。在图7A中，701对应于固定的时钟布置(如在图4A和4B中)，703对应于当压控振荡器(VCO)被用于产生时钟信号时的典型的非线性计时方案，并且705对应于由图5A、5B、6A、6B中的布置的种类呈现的线性行为。在图7B的效率相对于负载电流中，711对应于固定的时钟布置(如在图4A和4B中)，713对应于当压控振荡器(VCO)被用于产生时钟信号时的典型的非线性计时方案，并且715对应于由图5A、5B、6A、6B中的布置的种类呈现的线性行为。

在固定的时钟频率布置中，泵被设计为支持最差情况的电流负载，其将切换频率设置到最大并且导致更高的ICC，并且因此导致在较低的负载电流处的较低的效率。随着负载的增加，输出功率将增加，导致具有增加的负载电流的效率的增加。

对于非线性频率关系——诸如由703表示，频率将从相比单个频率的情况相对较低的频率处开始并且在高电流负载处达到最大频率。这导致在较低负载处的高切换频率，导致较差的效率。

对于线性频率关系，效率对于在I_MIN之上的负载将大体上是固定的。即使在较低负载条件处，效率与负载变化独立并且被设置到最大(如等式5中所示)。

因此，使用线性电荷耦合的振荡器(CCO)以基于可变的电荷泵负载电流动态地调制电荷泵的时钟周期可以显著地改善操作，因为此有助于以在非线性振荡器中不可能的方式最小化切换频率。这将导致最小化切换电流以及改善的效率。通过线性CCO，在负载电流的范围之上效率将被优化，而非线性振荡器的修剪由于电源改变而导致较差的准确性。在线性振荡器中，修剪可以通过改变电流镜比而在最大负载处完成(图5A中的M1 505到M2 521的宽度或者图6A中M1 605到M2 621-a/621-b的宽度)而不损耗准确性。

前述详细的描述已为了说明和描述的目的而被呈现。其并非意欲是穷举性的或者将上文限制到所公开的精确形式。鉴于上述教导，许多修改和变化是可能的。所述的实施例被选中以便于最好地阐释所涉及的原理及其实际应用，从而使其它人能够最好地使用本发明并且具有合适于所设想的特定使用的各种修改。所意欲的是范围由所附权利要求限定。