本发明涉及不间断电源技术领域,具体来说是一种ups交流并联控制电路设计,尤其涉及模块化ups内部各模块之间交流并联控制电路以及整机之间交流并联控制电路。
背景技术:
目前,模块化ups通常是由旁路模块、监控模块以及多个功率模块并联组成,模块之间通过交流并联控制电路,使输出保持同相位、同频率,模块化ups功率模块一般都是采用双dsp控制,分别控制整流电路和逆变电路,如何合理的设计交流并联控制电路,使各模块之间能够实时通信、快速同步响应,是目前模块化ups设计的一个关键难点;同时模块化ups内部模块多,通信数据多,对电路的信号抗干扰性要求高。模块化ups都要求支持热插拔技术,当模块热插、热拔的瞬间产生干扰,可能会使模块内部交流并联控制电路因干扰导致芯片损坏,而且还会干扰到处于总线上的其他模块上,导致机器故障,稳定性下降。
交流并联控制电路设计如何避免这些干扰,对交流并联控制电路的设计又提出了更高的要求。
技术实现要素:
本发明的目的是要提供一种应用于模块化ups的交流并联控制电路设计,该电路不仅实现了模块化ups输出同步所需信号的交流并联控制功能,同时在电路中增加抗干扰设计,有效的消除并机信号干扰,避免系统故障,大大提升系统的稳定性。
为了实现上述目的,本发明的技术方案如下:一种ups交流并联控制电路,其特征在于包括七路静态开关总线电路和两路can总线电路,共同实现模块化ups并机控制功能;
所述静态开关总线电路,包括dsp芯片的gpio1(数据发送端)与双向电压电平转换芯片u1的21脚相连,通过u1将dsp发出的幅值为3.3v的信号转换为+5.0v的信号,并从u1的3脚输出,电平的提升,提高信号的抗干扰性和传输距离;u1的23脚和24脚同时接+3.3v,给u1的b侧供给+3.3v电源;c1连接在+3.3v与地之间,起到稳压滤波作用;u1的1脚接+5.0v,给u1的a侧供给+5.0v电源;c2连接在+5.0v与地之间,起到稳压滤波作用;u1的22脚(/oe)与gpio3相连,用作可控复位信号;r1连接在u1的2脚(dir)与地之间,将2脚置低,表示当22脚置低时,数据是从u1的b侧向a侧传输;限流电阻r3一端与u1的3脚相连,另一端与二极管d2的输入端相连;二极管d2起到单向导通直流电作用;滤波电感l1和l2串联一起,一端与d2的输出端相连,另一端总线的signal01相连,起到抗干扰作用;总线signal01与其他模块的总线signal01相连,实现模块间通信;电容c3连接在d2输出端与地之间,与r3组成rc电路衰减高频信号,起到滤波作用;电阻r2连接在d2输出端与地之间,与r3组成分压电路;二极管d1连接在d2输出端与地之间,起到电压钳位;二极管d3一端与二极管d2输出端连接,另一端与电阻r4相连,起到单向导通直流电作用;限流电阻r4一端与d3的输出相连,另一端与非门u2_a的2个输入端相连;电容c4连接在u2_a输入端与地之间,与r4组成rc电路衰减高频信号,起到滤波作用;电阻r5连接在u2_a输入端与地之间,与r4组成分压电路;与非门u2_a的输出和与非门u2_b的输入串联在一起,起到抗干扰作用;电容c5连接在与非门u2_b的输出端与地之间,起到滤波作用;dsp芯片的gpio2(数据接收端)与与非门u2_b的输出端相连,接收总线上其他模块发出的信号;
所述can总线电路,包括dsp芯片的gpio19(canatxd)发送口,经过非门u8_a和非门u8_b串联滤波电路,与can芯片u9的1脚相连,构成数据的发送端;u9的3脚接+5v电压,2脚接gnd,给can芯片供电;u9的5脚通过电阻r101接地;8脚通过电阻r100接地;电阻r102一端与u9的7脚相连,另一端与滤波电感l101相连;电阻r103一端与u9的6脚相连,另一端与滤波电感l102相连;电阻r104的一端与r102和l101的共端相连,另一端与r103和l102的共端相连;滤波电感l101的另一端与can总线的can_h相连;滤波电感l102的另一端与can总线的can_l相连,can_h和can_l共同组成can总线信号;非门u8_c和非门u8_d串联滤波电路的输入端与u9的4脚相连,另一端与dsp芯片的gpio18(canarxd)接收口相连。
本发明与现有技术相比,本发明的有益效果:可以实现模块化ups各模块之间输出同步和状态同步功能;同时ups内部模块之间数据通信与外部数据通信分为两路can电路设计,增强系统稳定性;同时增加电路抗干扰设计,抗干扰能力强,数据真实有效性高。
附图说明
图1是本发明中静态开关总线电路原理图。
图2是本发明中can总线电路原理图。
图3是本发明中ups交流并联控制电路实施例示意图。
具体实施方式
下面对本发明的实施例作详细说明,本实施例在以本发明技术方案为前提下进行实施,给出了详细的实施方式和具体的操作过程,但本发明的保护范围不限于下述的实施例。
如图1所示,本实施例中,dsp的gpio1发送一个+3.3v的高电平信号,经过电压电平转换芯片u1后,输出+5.0v的高电平信号,经过限流电阻r3、二极管d2、滤波电感l1、l2,将总线上signal01置高电平,同理,当gpio1发送低电平时,总线上signal01置低电平,从而实现向其他模块发送信号;当signal01接收到其他模块的高电平时,经过滤波电感l2、l1、二极管d3、限流电阻r4、与非门u2_a、与非门u2_b,到达dsp的gpio2,使dsp接收到高电平,同理,当signal01接收到低电平时,dsp会接收到低电平信号,从而实现接收其他模块发送的信号,在图1中,电阻r3与电容c3组成的rc滤波电路,可以有效的消减gpio1发送的信号中的干扰;滤波电感l1和l2、电阻r4与电容c4组成的rc滤波电路、电容c5滤波、与非门u2_a与与非门u2_b串联,可以有效的消减接收到的信息中的干扰。
如图2所示,本实施例提供的dsp的gpio19数据通过非门u8_a和非门u8_b串联组成的滤波电路后,传送到can芯片u9的1脚,然后通过u9的6脚和7脚输出一个can信号,再分别经过限流电阻r102和r103、滤波电感l101和l102,到达can总线上,与其他模块通信,完成can数据发送功能;其他模块发送到数据总线上的数据,经过滤波电感l1和l2,限流电阻r102和r103,输入到can芯片的6脚和7脚,然后通过u9的4脚输出,经过非门u8_a和非门u8_b串联组成的滤波电路后,传送到dsp的gpio18接收口,完成can数据的接收。
如图3所示,图解说明本发明的一个实施例,功率模块1的invdsp芯片(1)的gpio19脚发送数据通过模块1的并机can总线电路(3)到达端子(12)上,端子(12)和端子(14)通过总线(13)连接,模块2的并机can总线电路(15)接收到总线(13)数据,输出到功率模块2的invdsp(24)的gpio18脚,完成模块1到模块2的并机信号发送;功率模块2的invdsp芯片(24)的gpio19脚发送数据通过模块1的并机can总线电路(15)到达端子(14)上,数据经过总线(13)连接到达端子(12),再到模块1的并机can总线电路(3)接收端,然后输出到功率模块1的invdsp(1)的gpio18脚,完成模块1接收模块2的数据,实现并机can通信,完成模块外部并机数据通信,同理,通过功率模块1的pfcdsp(2)、模块1的数据can总线电路(11)、端子(12)、总线(13)、端子(14)、模块2的数据can总线电路(23)、功率模块2的pfcdsp(25)组成另一路can通信电路,实现数据can通信,完成模块内部并机数据通信,功率模块1的invdsp芯片(1)的gpio1脚发送同步信号,经过功率模块1的第一路静态开关总线电路(4)传输到端子(12),经过总线(13)到功率模块2的端子(14)传输到功率模块2的第一路静态开关总线路(16)输入端子,然后输出到功率模块2的invdsp芯片(24)的接收口gpio2脚,完成同步信号的发送;功率模块2的invdsp芯片(24)的gpio1脚发送同步信号,经过功率模块2的第一路静态开关总线电路(16)传输到端子(14),经过总线(13)到功率模块1的端子(12)传输到功率模块1的第一路静态开关总线路(4)输入端子,然后输出到功率模块1的invdsp芯片(1)的接收口gpio2脚,完成同步信号的接收;构成第一路同步信号通信电路,实现上电瞬间,主从机竞争功能,同理,由功率模块1的invdsp芯片(1)的gpio3和gpio4、功率模块1的第二路静态开关总线电路(5)、端子(12)、总线(13)、端子(14)、功率模块2的第二路静态开关总线电路(17)、功率模块2的invdsp芯片(24)的gpio3和gpio4共同构成了第二路同步信号通信电路,实现逆变电压相位同步功能。由功率模块1的invdsp芯片(1)的gpio5和gpio6、功率模块1的第三路静态开关总线电路(6)、端子(12)、总线(13)、端子(14)、功率模块2的第三路静态开关总线电路(18)、功率模块2的invdsp芯片(24)的gpio5和gpio6共同构成了第三路同步信号通信电路,实现主、从机pwm载波相位功能同步功能。由功率模块1的invdsp芯片(1)的gpio7和gpio8、功率模块1的第四路静态开关总线电路(7)、端子(12)、总线(13)、端子(14)、功率模块2的第四路静态开关总线电路(19)、功率模块2的invdsp芯片(24)的gpio7和gpio8共同构成了第四路同步信号通信电路,实现旁路转逆变、逆变转旁路动作切换触发同步功能。由功率模块1的invdsp芯片(1)的gpio9和gpio10、功率模块1的第五路静态开关总线电路(8)、端子(12)、总线(13)、端子(14)、功率模块2的第五路静态开关总线电路(20)、功率模块12的invdsp芯片(24)的gpio9和gpio10共同构成了第五路同步信号通信电路,实现系统重要故障同步触发功能。由功率模块1的pfcdsp芯片(2)的gpio11和gpio12、功率模块1的第六路静态开关总线电路(9)、端子(12)、总线(13)、端子(14)、功率模块2的第六路静态开关总线电路(21)、功率模块2的pfcdsp芯片(25)的gpio11和gpio12共同构成了第六路同步信号通信电路,实现市电模式转电池模式同步触发功能,由功率模块1的pfcdsp芯片(2)的gpio13和gpio14、功率模块1的第七路静态开关总线电路(10)、端子(12)、总线(13)、端子(14)、功率模块2的第七路静态开关总线电路(22)、功率模块2的pfcdsp芯片(25)的gpio13和gpio14共同构成了第七路同步信号通信电路,实现电池模式转市电模式同步触发功能。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。