本发明属于太阳能光伏发电技术领域，尤其涉及一种电池板电位差补偿系统。
背景技术：
光伏阵列中电池板的组合连接有多种形式，其本质是通过电池板的串联可提高直流端输出电压，通过电池板的并联可提高直流端输出电流。在大多数光伏发电系统中，光伏电池板先串联至较高电压，再将串联好的各组串支路并联以输出较大电流。由于光伏阵列发电存在“木桶效应”，如果其中有某一个支路的电压降低，会导致并联的其它所有支路输出电压的降低，从而使整个阵列的输出功率大幅降低。引起支路电压降低的原因主要包括两种：第一种是随机性原因，包括周围障碍物产生的阴影遮挡、冬季积雪覆盖、光伏电池板内部的隐裂等等，这些情况导致组串电压的降低的幅度具有不规律性和偶然性，会引起一块或几块电池板不发电，拉低支路电压，并进一步影响整个阵列的输出功率；第二种是固定性原因，在一些由于客观条件限制的情况下，不能使每个串联支路的电池板数量保持一致，或虽然串联的数量相同但电池板规格型号不同，这些原因将导致并联在一起的每个串联支路具有不同的工作电压，各支路的电压均会被具有最低工作电压的支路拉低。无论是哪种原因引起串联支路的电压降低都会导致阵列中的各组串不能工作在最大功率点处，直接引起整个光伏阵列发电量的降低。现有防止光伏阵列“木桶效应”的方法主要有两种：（1）通过增加旁路二极管和阻塞二极管减少功率失配的损失，该方法在光伏组串电压出现较大降低时才会起作用，而且将导致光伏阵列的出现多个功率峰值点，常常使mppt跟踪陷入局部最优点，无法使阵列输出最大功率；（2）通过在每块电池板上安装优化器进行解决，该方法存在费用大、安装复杂、故障率高、优化器运行耗能多等问题。
技术实现要素：
本发明就是针对上述问题，提供一种电池板电位差补偿系统。
为实现上述目的，本发明采用如下技术方案，本发明包括组串电压取样电路、pwm控制电压补偿电路、开关量输出控制电路、键盘电路、lcd显示屏电路和主控cpu电路，其结构要点组串电压取样电路的取样信号输出端口与主控cpu电路的取样信号输入端口相连，主控cpu电路的控制信号输出端口分别与pwm控制电压补偿电路的控制信号输入端口、开关量输出控制电路的控制信号输入端口相连，键盘电路的控制信号输出端口与主控cpu电路的控制信号输入端口相连，lcd显示屏电路的信号传输端口分别与主控cpu电路的信号传输端口、lcd液晶显示屏的信号传输端口相连；所述键盘电路的控制信号输入端口与键盘的控制信号输出端口相连。
作为一种优选方案，本发明所述组串电压取样电路将各组串支路的输入和输出电压按比例取样，取样得到的模拟信号经过电压跟随电路后通过主控cpu内部的ad转换模块变为数字信号；
所述pwm控制电压补偿电路为升压斩波电路，根据pwm波形的占空比调节输出电压，pwm信号由主控cpu内部的pwm模块输出；
所述开关量输出控制电路为由主控cpu的io口输出开关量控制信号，经过光耦隔离后控制中间继电器，从而控制组串支路的工作模式。
作为另一种优选方案，本发明所述键盘电路和lcd显示屏电路的功能是设置补偿系统的控制参数，包括巡检间隔时间、pi调节参数和电压补偿阈值，并通过lcd屏在线查看各组串的工作状态和各参数的历史数据；
主控cpu电路诊断各组串的工作状态、进行电压补偿值的计算、进行实时闭环控制。
作为另一种优选方案，本发明所述主控cpu电路包括系统时钟电路、程序下载与在线仿真电路和主控cpu，主控cpu端口分别与系统时钟电路端口、程序下载与在线仿真电路端口相连。
作为另一种优选方案，本发明所述主控cpu采集组串电压信号，输出pwm控制信号和开关量控制信号。
作为另一种优选方案，本发明所述主控cpu采用pic18f6520芯片u1。
作为另一种优选方案，本发明所述统时钟电路包括电容c5、电容c6、晶振x1，晶振x1一端分别与电容c5一端、u1的39脚相连，电容c5另一端分别与地线、电容c6一端相连，电容c6另一端分别与晶振x1另一端、u1的40脚相连。
作为另一种优选方案，本发明所述电容c5、c6采用18pf电容，晶振x1采用20mhz/50ppm晶振。
作为另一种优选方案，本发明所述程序下载与在线仿真电路包括电阻r22、电阻r23、二极管d4、电容c4、接插口j1，电阻r22一端分别与电源vcc、二极管d4阴极相连，电阻r22另一端分别与电容c4一端、二极管d4阳极、电阻r23一端相连，电容c4另一端接地，电阻r23另一端与接插口j1的1脚相连。
作为另一种优选方案，本发明所述电阻r22采用10k欧姆电阻，电阻r23采用1k欧姆电阻，二极管d4采用1n4181型二极管，电容c4采用0.1μf电容。
作为另一种优选方案，本发明所述键盘电路包括电阻r28～r32、排阻ra1、接插口j2，接插口j2的1～5脚分别与排阻ra1的2～6脚、u1的64～60脚对应连接，接插口j2的6脚通过电阻r28与u1的16脚相连，接插口j2的7脚通过电阻r29与u1的15脚相连，接插口j2的8脚通过电阻r30与u1的14脚相连，接插口j2的9脚通过电阻r31与u1的13脚相连，接插口j2的10脚通过电阻r32与u1的12脚相连，排阻ra1的1脚与电源vcc相连。
作为另一种优选方案，本发明所述电阻r28～r32采用20欧姆电阻，排阻ra1采用1k*5排阻。
作为另一种优选方案，本发明所述lcd显示屏电路包括电阻r24～r27、npn三极管q4、lm24064dfc芯片j3，j3的12～18脚分别与u1的55～49脚对应相连，j3的19脚与u1的33脚相连，j3的20脚通过电阻r27分别与电阻r26一端、j3的4脚相连，电阻r26另一端分别与电源vcc、j3的3脚相连；
j3的21脚与npn三极管q4的发射极相连，npn三极管q4的集电极分别与电源vcc、电阻r24一端相连，电阻r24另一端分别与电阻r25一端、u1的36脚相连，电阻r25另一端与npn三极管q4的基极相连；
j3的22、1、2脚接地，j3的11脚与u1的58脚相连，j3的10脚与u1的30脚相连，j3的8～5脚分别与u1的32、31、34、35脚对应连接。
作为另一种优选方案，本发明所述电阻r24、r25采用820欧姆电阻，电阻r26采用51k欧姆电阻，电阻r27采用6k欧姆电阻，npn三极管q4采用9014型三极管。
作为另一种优选方案，本发明所述键盘采用5×5的键盘。
作为另一种优选方案，本发明所述lcd液晶显示屏采用240×64像素的lcd液晶显示屏。
作为另一种优选方案，本发明所述升压斩波电路包括电感l1～l3、二极管d1～d3、电阻r1～r6、场效应管q1～q3、电容c1～c3、tlp250f芯片u3～u5；
u1的3脚通过电阻r1与u3的2脚相连，u3的3脚接地，u3的8脚接电源v，u3的6脚分别与u3的7脚、电阻r2一端相连，电阻r2另一端与场效应管q1的栅极相连，场效应管q1的源极分别与agnd端、电容c1一端相连，电容c1另一端分别与uo1端、二极管d1的阴极、继电器k1的常开开关一端相连，继电器k1的常开开关另一端分别与ui1端、电感l1一端相连，电感l1另一端分别与二极管d1的阳极、场效应管q1的漏极相连；
u1的6脚通过电阻r3与u4的2脚相连，u4的3脚接地，u4的8脚接电源v，u4的6脚分别与u4的7脚、电阻r4一端相连，电阻r4另一端与场效应管q2的栅极相连，场效应管q2的源极分别与agnd端、电容c2一端相连，电容c2另一端分别与uo2端、二极管d2的阴极、继电器k2的常开开关一端相连，继电器k2的常开开关另一端分别与ui2端、电感l2一端相连，电感l2另一端分别与二极管d2的阳极、场效应管q2的漏极相连；
u1的8脚通过电阻r5与u5的2脚相连，u5的3脚接地，u5的8脚接电源v，u5的6脚分别与u5的7脚、电阻r6一端相连，电阻r6另一端与场效应管q3的栅极相连，场效应管q3的源极分别与agnd端、电容c3一端相连，电容c3另一端分别与uo3端、二极管d3的阴极、继电器k3的常开开关一端相连，继电器k3的常开开关另一端分别与ui3端、电感l3一端相连，电感l3另一端分别与二极管d3的阳极、场效应管q3的漏极相连。
作为另一种优选方案，本发明所述电感l1～l3采用330μh电感，二极管d1～d3采用mur30100二极管，电阻r1、r3、r5采用300欧姆电阻，电阻r2、r4、r6采用1k欧姆电阻，场效应管q1～q3采用kia12n60h型场效应管，电容c1～c3采用33μf电容。
作为另一种优选方案，本发明所述开关量输出控制电路包括tlp521-4芯片u2、继电器k1～k3、电阻r7～r9，u1的46、47、48脚分别与u2的6、4、2脚对应相连，u2的1脚通过电阻r7与电源vcc相连，u2的3脚通过电阻r8与电源vcc相连，u2的5脚通过电阻r9与电源vcc相连；
u2的16、14、12脚均与电源v相连，u2的15、13、11脚分别与继电器k1控制端一端、继电器k2控制端一端、继电器k3控制端一端相连，继电器k1控制端另一端、继电器k2控制端另一端、继电器k3控制端另一端接agnd端。
作为另一种优选方案，本发明所述继电器k1～k3采用hfe18v-20型继电器，电阻r7～r9采用300欧姆电阻。
作为另一种优选方案，本发明所述组串电压取样电路包括电阻r10～r21、ad8541芯片ca1～ca6，电阻r10一端与ui1端相连，电阻r10另一端分别与电阻r11一端、ca1的3脚相连，电阻r11另一端接agnd端相连，ca1的2脚分别与ca1的6脚、u1的24脚相连；
电阻r14一端与ui2端相连，电阻r14另一端分别与电阻r15一端、ca3的3脚相连，电阻r15另一端接agnd端相连，ca3的2脚分别与ca3的6脚、u1的22脚相连；
电阻r18一端与ui3端相连，电阻r18另一端分别与电阻r19一端、ca5的3脚相连，电阻r19另一端接agnd端相连，ca5的2脚分别与ca5的6脚、u1的18脚相连；
电阻r12一端与uo1端相连，电阻r12另一端分别与电阻r13一端、ca2的3脚相连，电阻r13另一端接agnd端相连，ca2的2脚分别与ca2的6脚、u1的23脚相连；
电阻r16一端与uo2端相连，电阻r16另一端分别与电阻r17一端、ca4的3脚相连，电阻r17另一端接agnd端相连，ca4的2脚分别与ca4的6脚、u1的21脚相连；
电阻r20一端与uo3端相连，电阻r20另一端分别与电阻r21一端、ca6的3脚相连，电阻r21另一端接agnd端相连，ca6的2脚分别与ca6的6脚、u1的17脚相连。
其次，本发明所述电阻r10、r14、r18、r12、r16、r20采用200k欧姆电阻，电阻r11、r15、r19、r13、r17、r21采用1k欧姆电阻。
另外，本发明开始工作时，先用键盘设定系统初始参数，包括巡检间隔时间、pi调节参数、电压补偿阈值uth1、uth2，闭合k1，打开k2～kn，这时只有第一路光伏组串输出功率，采集第一路组串的电压值ui1；依次采集各支路单独工作时的电压值ui1～uin，选取其中最大值作为参照值upref；将各组串支路的电压值ui与upref进行比较，对于符合（upref—ui）<uth1的支路闭合对应的中间继电器ki，使电压补偿电路不工作，减少功率损耗；对于不符合（upref—ui）<uth1的支路打开对应的中间继电器ki，启动电压补偿功能，将该组串支路的电压ui与upref进行比较，以upref为控制目标进行pi调节，比较后得到的调节量转变为占空比为α的pwm方波信号驱动场效应管qi，使uo提升至upref；采集uout，计算upref与uout的差值；如果差值大于uth2，则表示仍有支路需要补偿电压，回到程序开始处重新执行；如果差值小于uth2，则表示阵列的各支路电压已恢复到正常状态，进入定时巡检状态，每隔一定时间检测upref与uout的差值是否大于阈值uth2，如果大于阈值uth2则重复上述步骤进行电压补偿。
本发明有益效果。
本发明包括组串电压取样电路、pwm控制电压补偿电路、开关量输出控制电路、键盘电路、lcd显示屏电路和主控cpu电路，通过组串电压取样电路可实时检测光伏阵列各组串的工作状态，通过pwm控制电压补偿电路、开关量输出控制电路可对电压降低的光伏组串进行电压补偿，将各组串电压保持在正常状态，避免“木桶效应”的发生。
本发明安装简便、低成本、安全可靠。
本发明使用时，在常规光伏阵列的支路中串入本发明补偿系统系统，系统结构简单，对于串并联光伏阵列具有较好的适用性。补偿系统成本低，对光伏系统的运行具有较大实用价值。
附图说明
下面结合附图和具体实施方式对本发明做进一步说明。本发明保护范围不仅局限于以下内容的表述。
图1为本发明的电路原理框图；
图2为本发明与光伏阵列的连接示意图；
图3-1、3-2为本发明的具体电路原理图a；
图4-1、4-2为本发明的具体电路原理图b；
图5为本发明的智能电压补偿原理图；
图6为本发明的控制程序流程框图。
具体实施方式
如图所示，本发明包括组串电压取样电路、pwm控制电压补偿电路、开关量输出控制电路、键盘电路、lcd显示屏电路和主控cpu电路，组串电压取样电路的取样信号输出端口与主控cpu电路的取样信号输入端口相连，主控cpu电路的控制信号输出端口分别与pwm控制电压补偿电路的控制信号输入端口、开关量输出控制电路的控制信号输入端口相连，键盘电路的控制信号输出端口与主控cpu电路的控制信号输入端口相连，lcd显示屏电路的信号传输端口分别与主控cpu电路的信号传输端口、lcd液晶显示屏的信号传输端口相连；所述键盘电路的控制信号输入端口与键盘的控制信号输出端口相连。
所述组串电压取样电路将各组串支路的输入和输出电压按比例取样，取样得到的模拟信号经过电压跟随电路后通过主控cpu内部的ad转换模块变为数字信号；
所述pwm控制电压补偿电路为升压斩波电路，根据pwm波形的占空比调节输出电压，pwm信号由主控cpu内部的pwm模块输出；
所述开关量输出控制电路为由主控cpu的io口输出开关量控制信号，经过光耦隔离后控制中间继电器，从而控制组串支路的工作模式；
所述键盘电路和lcd显示屏电路的功能用于设置补偿系统的控制参数，包括巡检间隔时间、pi调节参数和电压补偿阈值，并通过lcd屏在线查看各组串的工作状态和各参数的历史数据；
主控cpu电路诊断各组串的工作状态、进行电压补偿值的计算、进行实时闭环控制。
本发明补偿系统可使光伏阵列一直处于最大功率输出状态，不会使阵列输出产生多个功率峰值点，不影响后端对最大功率点的跟踪性能。
采用定时巡检方法检测电压失配情况；通过判断组串电压下降值是否超出设定阈值，从而确定是否启动电压补偿功能；通过所述开关量输出控制电路，对不需要调压的支路不启动电压补偿功能，从而降低了功耗。。
所述主控cpu电路包括系统时钟电路、程序下载与在线仿真电路和主控cpu，主控cpu端口分别与系统时钟电路端口、程序下载与在线仿真电路端口相连。
所述主控cpu采集组串电压信号，输出pwm控制信号和开关量控制信号。
所述主控cpu采用pic18f6520芯片u1。pic18f6520芯片采集组串电压信号，输出pwm控制信号和开关量控制信号。本发明采用pic18f6520作为cpu进行信号采集、数据处理与实时控制，该芯片的内部硬件资源最多可满足对6路组串的智能电压补偿，如果需要同时对更多路光伏组串进行电压补偿，可通过增加外围电路或选用内部硬件资源更多的芯片。
所述统时钟电路包括电容c5、电容c6、晶振x1，晶振x1一端分别与电容c5一端、u1的39脚相连，电容c5另一端分别与地线、电容c6一端相连，电容c6另一端分别与晶振x1另一端、u1的40脚相连。
所述电容c5、c6采用18pf电容，晶振x1采用20mhz/50ppm晶振。
所述程序下载与在线仿真电路包括电阻r22、电阻r23、二极管d4、电容c4、接插口j1，电阻r22一端分别与电源vcc、二极管d4阴极相连，电阻r22另一端分别与电容c4一端、二极管d4阳极、电阻r23一端相连，电容c4另一端接地，电阻r23另一端与接插口j1的1脚相连。
所述电阻r22采用10k欧姆电阻，电阻r23采用1k欧姆电阻，二极管d4采用1n4181型二极管，电容c4采用0.1μf电容。
所述键盘电路包括电阻r28～r32、排阻ra1、接插口j2，接插口j2的1～5脚分别与排阻ra1的2～6脚、u1的64～60脚对应连接，接插口j2的6脚通过电阻r28与u1的16脚相连，接插口j2的7脚通过电阻r29与u1的15脚相连，接插口j2的8脚通过电阻r30与u1的14脚相连，接插口j2的9脚通过电阻r31与u1的13脚相连，接插口j2的10脚通过电阻r32与u1的12脚相连，排阻ra1的1脚与电源vcc相连。键盘电路通过接插口j2连接5×5的键盘。电阻r28～r32起到按键防抖功能。
所述电阻r28～r32采用20欧姆电阻，排阻ra1采用1k*5排阻。
所述lcd显示屏电路包括电阻r24～r27、npn三极管q4、lm24064dfc芯片j3，j3的12～18脚分别与u1的55～49脚对应相连，j3的19脚与u1的33脚相连，j3的20脚通过电阻r27分别与电阻r26一端、j3的4脚相连，电阻r26另一端分别与电源vcc、j3的3脚相连；
j3的21脚与npn三极管q4的发射极相连，npn三极管q4的集电极分别与电源vcc、电阻r24一端相连，电阻r24另一端分别与电阻r25一端、u1的36脚相连，电阻r25另一端与npn三极管q4的基极相连；
j3的22、1、2脚接地，j3的11脚与u1的58脚相连，j3的10脚与u1的30脚相连，j3的8～5脚分别与u1的32、31、34、35脚对应连接。通过接插口j3连接240×64像素的lcd液晶显示屏。
所述电阻r24、r25采用820欧姆电阻，电阻r26采用51k欧姆电阻，电阻r27采用6k欧姆电阻，npn三极管q4采用9014型三极管。
所述键盘采用5×5的键盘。
所述lcd液晶显示屏采用240×64像素的lcd液晶显示屏。
所述升压斩波电路包括电感l1～l3、二极管d1～d3、电阻r1～r6、场效应管q1～q3、电容c1～c3、tlp250f芯片u3～u5；
u1的3脚通过电阻r1与u3的2脚相连，u3的3脚接地，u3的8脚接电源v，u3的6脚分别与u3的7脚、电阻r2一端相连，电阻r2另一端与场效应管q1的栅极相连，场效应管q1的源极分别与agnd端、电容c1一端相连，电容c1另一端分别与uo1端、二极管d1的阴极、继电器k1的常开开关一端相连，继电器k1的常开开关另一端分别与ui1端、电感l1一端相连，电感l1另一端分别与二极管d1的阳极、场效应管q1的漏极相连；
u1的6脚通过电阻r3与u4的2脚相连，u4的3脚接地，u4的8脚接电源v，u4的6脚分别与u4的7脚、电阻r4一端相连，电阻r4另一端与场效应管q2的栅极相连，场效应管q2的源极分别与agnd端、电容c2一端相连，电容c2另一端分别与uo2端、二极管d2的阴极、继电器k2的常开开关一端相连，继电器k2的常开开关另一端分别与ui2端、电感l2一端相连，电感l2另一端分别与二极管d2的阳极、场效应管q2的漏极相连；
u1的8脚通过电阻r5与u5的2脚相连，u5的3脚接地，u5的8脚接电源v，u5的6脚分别与u5的7脚、电阻r6一端相连，电阻r6另一端与场效应管q3的栅极相连，场效应管q3的源极分别与agnd端、电容c3一端相连，电容c3另一端分别与uo3端、二极管d3的阴极、继电器k3的常开开关一端相连，继电器k3的常开开关另一端分别与ui3端、电感l3一端相连，电感l3另一端分别与二极管d3的阳极、场效应管q3的漏极相连。
本发明补偿系统电路的主要损耗为开关管的通断损耗，与光伏阵列的输出功率相比非常小，可以忽略。
l1～l3、d1～d3、r1～r6、q1～q3、c1～c3、u3～u5构成三路升压斩波电路，由pic18f6520内部包含的pwm发生器通过3、6、8三个引脚输出三路独立的pwm方波信号，从而对这三路升压斩波电路进行独立控制。
所述电感l1～l3采用330μh电感，二极管d1～d3采用mur30100二极管，电阻r1、r3、r5采用300欧姆电阻，电阻r2、r4、r6采用1k欧姆电阻，场效应管q1～q3采用kia12n60h型场效应管，电容c1～c3采用33μf电容。
所述开关量输出控制电路包括tlp521-4芯片u2、继电器k1～k3、电阻r7～r9，u1的46、47、48脚分别与u2的6、4、2脚对应相连，u2的1脚通过电阻r7与电源vcc相连，u2的3脚通过电阻r8与电源vcc相连，u2的5脚通过电阻r9与电源vcc相连；
u2的16、14、12脚均与电源v相连，u2的15、13、11脚分别与继电器k1控制端一端、继电器k2控制端一端、继电器k3控制端一端相连，继电器k1控制端另一端、继电器k2控制端另一端、继电器k3控制端另一端接agnd端。
由pic18f6520的46、47、48三个引脚输出的开关量驱动光耦，从而控制k1～k3三个中间继电器。
所述继电器k1～k3采用hfe18v-20型继电器，电阻r7～r9采用300欧姆电阻。
所述组串电压取样电路包括电阻r10～r21、ad8541芯片ca1～ca6，电阻r10一端与ui1端相连，电阻r10另一端分别与电阻r11一端、ca1的3脚相连，电阻r11另一端接agnd端相连，ca1的2脚分别与ca1的6脚、u1的24脚相连；
电阻r14一端与ui2端相连，电阻r14另一端分别与电阻r15一端、ca3的3脚相连，电阻r15另一端接agnd端相连，ca3的2脚分别与ca3的6脚、u1的22脚相连；
电阻r18一端与ui3端相连，电阻r18另一端分别与电阻r19一端、ca5的3脚相连，电阻r19另一端接agnd端相连，ca5的2脚分别与ca5的6脚、u1的18脚相连；
电阻r12一端与uo1端相连，电阻r12另一端分别与电阻r13一端、ca2的3脚相连，电阻r13另一端接agnd端相连，ca2的2脚分别与ca2的6脚、u1的23脚相连；
电阻r16一端与uo2端相连，电阻r16另一端分别与电阻r17一端、ca4的3脚相连，电阻r17另一端接agnd端相连，ca4的2脚分别与ca4的6脚、u1的21脚相连；
电阻r20一端与uo3端相连，电阻r20另一端分别与电阻r21一端、ca6的3脚相连，电阻r21另一端接agnd端相连，ca6的2脚分别与ca6的6脚、u1的17脚相连。
r10～r21、ca1～ca6构成六路电压取样电路，分别采集三路光伏组串的输入端电压ui和经过电压补偿电路后的输出电压uo，电压信号由pic18f6520的17、18和21～24引脚输入至cpu内部的ad转换模块进行模数转换。
所述电阻r10、r14、r18、r12、r16、r20采用200k欧姆电阻，电阻r11、r15、r19、r13、r17、r21采用1k欧姆电阻。
如图5～6所示，本发明开始工作时，先用键盘设定系统初始参数，包括巡检间隔时间（在控制其中一路补偿时，cpu不接收其他路的检测信号，装置省电，能耗低）、pi调节参数、电压补偿阈值uth1、uth2，闭合k1，打开k2～kn，这时只有第一路光伏组串输出功率，采集第一路组串的电压值ui1；按照该方法依次采集各支路单独工作时的电压值ui1～uin，选取其中最大值作为参照值upref；将各组串支路的电压值ui与upref进行比较，对于符合（upref—ui）<uth1的支路闭合对应的中间继电器ki，使电压补偿电路不工作，减少功率损耗；对于不符合（upref—ui）<uth1的支路打开对应的中间继电器ki，启动电压补偿功能，将该组串支路的电压ui与upref进行比较，以upref为控制目标进行pi调节，比较后得到的调节量转变为占空比为α的pwm方波信号驱动场效应管qi，使uo提升至upref；采集uout，计算upref与uout的差值；如果差值大于uth2，则表示仍有支路需要补偿电压，回到程序开始处重新执行；如果差值小于uth2，则表示阵列的各支路电压已恢复到正常状态，进入定时巡检状态，每隔一定时间检测upref与uout的差值是否大于阈值uth2，如果大于阈值uth2则重复上述步骤进行电压补偿。
本发明使用时，只需要将本发明补偿系统串接到光伏组串与下一级设备之间即可，各组串的输出端接入本发明补偿系统ui1端、ui2端、ui3端。补偿系统的输出端uout端（uo1端、uo2端、uo3端）为汇流后的光伏阵列输出端，即是对各组串进行电压补偿后并汇流得到的光伏阵列的总输出功率，可连接光伏并网逆变器、离网逆变器、充放电控制器等（如图2）。
可以理解的是，以上关于本发明的具体描述，仅用于说明本发明而并非受限于本发明实施例所描述的技术方案，本领域的普通技术人员应当理解，仍然可以对本发明进行修改或等同替换，以达到相同的技术效果；只要满足使用需要，都在本发明的保护范围之内。