继电保护装置多核CPU嵌入式系统处理方法和平台与流程

技术特征：

1.一种继电保护装置多核CPU嵌入式系统处理方法，其特征在于，包括：

A、设置一个双核CPU作为主CPU，并配置FPGA作为协处理器；FPGA负责板件外部数据采集和输出交互，主CPU负责保护相关逻辑处理；设置基于实时并行数据总线和基于非实时管理总线的多板多核通信协议，各板件通过数据总线交互实时数据和网络管理总线交互非实时数据；

B、设置虚拟协议，将板件的主核配置为本板件的主板件号，从核虚拟出一个板件号，通过双核虚拟通信协议，从核虚拟为一个板件使用，通过配置实现多核多板相互通信且协议完全相同，同时多板多核相互交换并且可实现互闭锁；

C、设置针对主从核各自的关键性内容包括定值、内存、EEPROM、AD、出口正反码、关键常量、代码段的自检判断逻辑，当检查出异常时立即闭锁装置出口并置装置异常信号，防止软件出现故障时误动拒动；

D、设置看门狗逻辑检测双核运行状态，当双核处于异常状态时重启CPU或者闭锁出口，防止CPU异常时装置误动拒动。

2.根据权利要求1所述的继电保护装置多核CPU嵌入式系统处理方法，其特征在于，出口逻辑回路包括：

运行信号控制：各CPU板件各内核输出其正常运行的运行信号，其运行信号参与装置的启动继电器启动判断，各板件各内核运行信号正常时启动继电器才能启动，保障系统安全性；

装置故障控制：各CPU板件各内核输出其装置故障信号，装置故障信号参与启动继电器启动判断，当出现装置故障开出时启动继电器不能闭合；

启动继电器控制：启动继电器控制了其他所有出口板件出口继电器闭合的供电电源，只有当启动继电器闭合时其他出口板件的出口继电器才能获取闭合的供电，此时才能闭合，否则即使CPU发出出口继电器的闭合命令也是无法有效闭合该继电器；

出口继电器控制：出口继电器是装置出口跳闸的有效节点，其闭合受启动继电器的供电控制；

电源自检：硬件采用专门的电源直接芯片自检板件电源，当出现板件电源异常是直接闭锁所有出口电源。

3.根据权利要求1所述的继电保护装置多核CPU嵌入式系统处理方法，其特征在于，设有安全性自检策略方法包括：

看门狗设置一个独立的最高优先级喂狗任务进行喂狗操作；主核通过喂狗任务喂狗，从核不直接操作硬件狗，从核的异常状况通过主核来监视；喂狗任务通过硬件看门狗监视，硬件检测如果超过1s没有执行喂狗操作，认为任务异常，直接复位CPU；

AD自检，采集AD芯片的工作电压，在中断中进行电压自检判断并检查AD芯片的工作状态，若电压偏移大于等于0.5V或者检查到AD芯片工作异常则报装置故障闭锁保护；

内存自检，设置平台的内存扫描机制，检测内存误改，检测EEPROM内存错误问题；当检测出内存出错后报装置故障闭锁保护；

定值自检，针对装置所有使用的定值数据进行校验判断，当检测出定值数据错误后报装置故障闭锁保护；

代码段自检，循环分段检查代码段，若代码段数据出错或者被误改立即闭锁保护并停止喂狗复位CPU；

出口数据正反码校验，对出口相关数据正反码校验，防止单bit数据错误导致误出口；当检测到出口数据正反码校验错误后立即报装置故障闭锁保护。

4.根据权利要求3所述的继电保护装置多核CPU嵌入式系统处理方法，其特征在于，主核从核的监视判断策略如下：

主核中断异常监视，主核通过喂狗任务监视中断异常情况；当两次循环读取的中断计数无变化时，判定中断处于异常状态，由喂狗任务保存异常信息并复位系统；

主核任务监视任务异常监视，主核任务监视任务异常由主核中断和喂狗任务共同监视；任务监视任务在循环对其异常标志计数进行清零，时间间隔约为1s，而中断中每秒对该计数值进行累加；喂狗任务监视到该异常标志计数超过40s时，记录异常信息并复位系统；

主核任务异常监视，主核的其他任务由任务监视任务监视，每个任务在循环中对其异常标志计数进行清零，任务监视任务监视到该异常标志计数多次无法清零时，通知喂狗任务停止喂狗；

从核中断异常监视，从核通过主核中断监视从核中断异常情况；当主核监视到从核共享数据区中断计数超过60ms没有发生变化，则主核判定从核中断异常，由喂狗任务保存异常信息并复位系统；

从核任务监视任务异常监视，从核任务监视任务异常由从核中断监视；从核中断监视该异常标志计数超过40s时，不直接复位系统，而是置相应的从核停狗标志，并主动停止更新从核的运行计数，由主核的喂狗任务判断异常，记录异常信息后复位系统；

从核任务异常监视，从核的其他任务由任务监视任务监视，每个任务在循环中对其异常标志计数进行清零，任务监视任务监视到该异常标志计数多次无法清零时，置相应的从核停狗标志,并主动停止更新从核的运行计数，由主核的喂狗任务判断异常，记录异常信息后复位系统。

5.一种继电保护装置多核CPU嵌入式系统平台，其特征在于：包括硬件平台和虚拟平台，

硬件平台设有基于实时并行数据总线和基于非实时管理总线的多板多核通信协议，多板件系统通过数据总线交互实时数据和管理总线交互非实时数据；

硬件平台设置一个双核或者单核CPU作为主CPU，并配置FPGA作为协处理器；FPGA负责板件外部数据采集和输出交互，主CPU负责保护相关逻辑处理；

硬件平台设置出口回路逻辑模块，保障当CPU出现异常时装置出口的安全可靠性；

虚拟平台设有基于实时并行数据总线和非实时管理总线多核多板通信协议，各板件以及各内核通过数据总线交互实时数据和管理总线交互非实时数据；

虚拟平台包括从核虚拟出一个板件模块，通过双核虚拟通信协议从核可以虚拟为一个板件使用，实现多核多板相互通信且协议完全相同；

虚拟平台包括虚拟平台安全性自检策略模块，针对主从核各自的定值、内存、EEPROM、AD、出口正反码、关键常量、代码段等关键性内容的自检判断逻辑，当检查出异常时立即闭锁装置出口防止软件出现故障时误动拒动；

虚拟平台包括看门狗逻辑模块，检测双核运行状态，当双核处于异常状态时重启CPU或者闭锁出口，防止CPU异常时装置误动拒动，保障平台可靠性。

6.根据权利要求5所述的继电保护装置多核CPU嵌入式系统平台，其特征在于：出口回路逻辑模块包括运行信号控制模块、装置故障控制模块、启动继电器控制模块、出口继电器控制模块、电源自检模块；

运行信号控制模块，各CPU板件各内核输出其正常运行的运行信号，其运行信号参与装置的启动继电器启动判断，各板件各内核运行信号正常时启动继电器才能启动；

装置故障控制模块，各CPU板件各内核输出其装置故障信号，装置故障信号参与启动继电器启动判断，当出现装置故障开出时启动继电器不能闭合；

启动继电器控制模块，启动继电器控制了其他所有出口板件出口继电器闭合的供电电源，只有当启动继电器闭合时其他出口板件的出口继电器才能获取闭合的供电，此时才能闭合，否则即使CPU发出出口继电器的闭合命令也是无法有效闭合该继电器；

出口继电器控制模块，出口继电器是装置出口跳闸的有效节点，其闭合受启动继电器的供电控制；

电源自检模块，采用电源直接芯片自检板件电源，当出现板件电源异常是直接闭锁所有出口电源。