无需外部采样电阻的Buck转换器负载电流检测电路的制作方法

本实用新型涉及直流电能变换电路或控制装置；特别涉及Buck降压转换的直流电能变换电路，尤其涉及具有负载电流检测的Buck降压转换直流电能变换装置及方法。

背景技术：

现有技术用于直流电能变换电路或控制装置的开关电源电路（SWITCHING REGULATOR）中，Buck降压转换器是DC/DC（直流转直流）转换器重要的类型，主要适用于输入电压高于输出电压的情形，为实现Buck转换器的恒流输出，通常需要检测负载电流，也就是需要对Buck转换器的负载电流进行精确检测，并反馈到Buck变换电路的控制端进行Buck转换器控制，以保持Buck转换器的恒流输出。

现有Buck负载电流检测技术通常是在电感及输出信号之间串联一个小的采样电阻进行检测，针对这种检测方法，电阻上流过的平均电流即为输出负载电流，因此通过采样检测电路，时刻检测到采样电阻两端的电压，然后放大，取其均值，即转化为负载电流对应比例的电压信号；CC控制环路中，将此得出的采样电压与基准电压进行环路误差对比，使之相等，使系统工作在恒流输出模式。

如图1所示是现有技术实现负载电流检测的结构框图，由图可见，外接电流采样电阻Rsen串接在输出电压（VOUT）输出端子与外接电感L1之间，电感的电流流过电流采样电阻Rsen产生压降，内部的电流采样电路通过检测电流采样电阻Rsen上的压降，转换成内部电流信号Isen，内部电流信号Isen通过内部电阻Rs转换成表示负载电流大小的电压信号Vsen，因为电流采样电阻Rsen上的压降是有纹波，因此内部产生的电压信号Vsen要经过一级或多级低通滤波器后才能稳定成近似直流的反馈电压信号Vsen_FB，该反馈电压信号Vsen_FB传给Buck转换器内部CC恒流控制的误差放大器，当Buck转换器处于CC恒流控制区间内时，输出电流变大，Vsen_FB相应增加，直至CC环路起作用稳定至目标输出电流或最大输出电流。

现有Buck负载电流检测技术是依靠片外串联采样电阻的方式来实现负载检测的，这种方案有以下几个劣势: 1.需要芯片需要多增加一个电流采样所需要的PIN脚，在管脚资源紧张，空间要求紧凑的芯片应用中，颇为不利；2.外接的采样电阻正常工作时流过电流，造成能量损失，引起效率降低；3.通常外接的采样电阻的精度要求比较高，增加高精度的电阻，使得整个应用系统的成本相应增加。

名词解释：

DCDC是英文Direct current Direct current的缩写，中文含义为直流电压变换为直流电压；

BUCK降压转换器在本申请中的含义为采用BUCK REGULATOR方式的降压DC/DC变换电路；

CC在本申请中的含义为constant current，即恒流

NMOS是Negative channel-Metal-Oxide-Semiconductor的缩写，即N型金属氧化物半导体；

PMOS是Positive channel-Metal-Oxide-Semiconductor的缩写，即P型金属氧化物半导体；

PWM是英文Pulse Width Modulation的缩写，中文含义为脉冲宽度调制；脉宽宽度调制式（PWM）开关型稳压电路是在控制电路输出频率不变的情况下，通过调整其占空比，从而达到稳定输出电压的目的。

技术实现要素：

本实用新型要解决的技术问题在于避免上述现有技术的不足之处而提出一种无需外部采样电阻的Buck转换器负载电流检测电路，在需要恒流控制的Buck降压转换电路中实现无外部采样电阻的负载电流检测，减小芯片管脚，节省外部电阻引起的能耗和成本。

解决上述技术问题采用的技术方案是一种无需外部采样电阻的Buck转换器负载电流检测电路，包括用于镜像第一Buck输出功率管电流的电流采样管，用于采样从所述电流采样管漏极输出电流的电流采样电路，用于采样保持第一Buck输出功率管关闭时刻峰值电流的采样保持电路和用于采样保持电路输出电压信号低通滤波的低通滤波器；所述电流采样管的源极与外部输入电压源电连接，所述电流采样管的栅极接地，所述电流采样管的漏极与所述电流采样电路的第一输入端子电连接；所述电流采样电路的第二输入端子与外部输入电压源电连接；所述电流采样电路的第三输入端子与第一Buck输出功率管的漏极电连接；所述电流采样电路的输出端子与所述采样保持电路的第一输入端子电连接，所述电流采样电路的输出端子与内部电流采样电阻的一端电连接，所述内部电流采样电阻的另一端接地；所述采样保持电路的输出端子与所述低通滤波器的输入端子电连接，所述低通滤波器输出端子的输出信号用作Buck转换器负载电流检测电路输出的负载电流采样信号。

所述电流采样电路，包括用于从所述电流采样管获得采样电流的第四PMOS管，用于采样第一Buck输出功率管漏极电压信号的电流采样运算放大器，用于输入信号控制的第一开关和第二开关；所述第一开关接受第一控制信号的控制，所述第二开关接受第一控制信号的非信号的控制；所述电流采样运算放大器第一输入端子与所述第一开关的一端电连接；所述第一开关的另一端与第一Buck输出功率管的漏极电连接；所述电流采样运算放大器第一输入端子与所述第二开关的一端电连接；所述第二开关的另一端与外部输入电压源电连接；所述第四PMOS管的源极用作所述电流采样电路的输入端子并与所述电流采样管的漏极电连接，所述第四PMOS管的栅极与所述电流采样运算放大器的输出端子电连接，所述电流采样运算放大器的第二输入端子与所述第四PMOS管的源极电连接，所述第四PMOS管的漏极用作所述电流采样电路的输出端子。

所述采样保持电路，包括用于输入信号电压保持的采样保持电容，用于输入信号缓冲的Buffer缓冲器电路，用于采样保持电路输入信号控制的第三开关；第三开关接受第一控制信号的控制；所述Buffer缓冲器电路的输入端子和所述采样保持电容的一端电连接，所述采样保持电容的另一端接地；所述Buffer缓冲器电路的输入端子与所述第三开关的一端电连接，所述第三开关的另一端用作所述采样保持电路的第一输入端子，与所述内部电流采样电阻的非接地端电连接；所述Buffer缓冲器电路的输出端子用作所述采样保持电路的输出端子。

所述低通滤波器包括低通滤波电阻和低通滤波电容，所述低通滤波电阻的一端用作所述低通滤波器的输入端与所述采样保持电路的输出端电连接；所述低通滤波电阻的另一端用作所述低通滤波器的输出端，并与所述低通滤波电容的一端电连接，所述低通滤波电容的另一端接地。

所述Buck转换器负载电流检测电路还包括参考电压产生电路，所述参考电压产生电路包括电流源和参考电压电路电阻；所述电流源的正极和外部输入电压源电连接，所述电流源负极用作所述参考电压产生电路的输出端子；所述电流源负极还与所述参考电压电路电阻的一端电连接，所述参考电压电路电阻的另一端接地.

所述Buck转换器负载电流检测电路还包括用于反馈电流电压信号和参考电压对比运算的误差放大器，所述误差放大器的第一输入端子与所述参考电压产生电路的输出端子电连接；所述误差放大器的第二输入端子与所述低通滤波器的输出端子电连接。

所述电流采样运算放大器包括自动调零的斩波型运算放大器、低误差运算放大器和自动调零运算放大器。

所述无需外部采样电阻的Buck转换器负载电流检测电路，还包括用于在第一Buck输出功率管关闭、第二Buck输出功率管导通时间段内检测输出电压并通过输出电压获得补偿电流的采样补偿电路；所述采样保持电路还包括第二输入端子，所述采样保持电路的第二输入端子与所述采样补偿电路的输出端子电连接；所述采样补偿电路的输入端子用于同输出电压到外部的电压输出端子电连接。

所述采样保持电路，还包括用于和所述采样补偿电路电连接的第四开关；所述第四开关接受第一控制信号的非信号的控制；所述第四开关的一端用作所述采样保持电路的第二输入端子，与所述采样补偿电路的一端电连接；通过第一控制信号的非信号控制从所述采样保持电路第二输入端子输入的信号；所述第四开关的另一端与所述Buffer缓冲器电路的输入端子电连接。

所述采样补偿电路包括第一电阻、第二电阻和第三电阻、补偿放大器、第五MOS管、第六MOS管和第七MOS管；所述第一电阻的一端与输出电压VOUT的输出端子电连接，用作所述采样补偿电路的输入端子；所述第一电阻的另一端与所述补偿放大器的负极输入端电连接；所述第二电阻的一端与所述补偿放大器的负极输入端电连接；所述第二电阻的另一端接地；所述第三电阻的一端与输出电压的输出端子电连接；所述第三电阻的另一端与所述补偿放大器的正极输入端电连接；所述补偿放大器的正极输入端还与所述第五MOS管的源极电连接；所述第五MOS管的栅极和所述补偿放大器的输出端电连接；所述第五MOS管的漏极和所述第六MOS管的漏极电连接；所述第六MOS管的源极和所述第七MOS管的源极电连接；所述第六MOS管的栅极和所述第七MOS管的栅极电连接；所述第六MOS管和所述第六MOS管组成电流镜；所述第七MOS管的漏极用作采样补偿电路的输出端子，用于输出补偿电流。

所述电流采样运算放大器包括所述初级运算放大器包括低误差的运算放大器、斩波型运算放大器和自动调零的运算放大器。低误差的运算放大器，即low offset operation amplifier，也可以是斩波型运算放大器即Chopping operation amplifier，还可以是自动调零的运算放大器即Auto-Zeroing operation amplifier。无论何种运算放大器及其等效变换形式，均在本专利的保护范围内。

解决上述技术问题采用的技术方案还可以是一种基于上述Buck转换器负载电流检测电路的无需外部采样电阻的Buck负载电流检测方法，包括：步骤1：所述电流采样管与Buck电压变换电路中的第一Buck输出功率管形成镜像对管，在第一Buck输出功率管导通，第二Buck输出功率管关闭时，所述电流采样管采集获得第一Buck输出功率管的导通电流即负载电流；步骤2：在第一Buck输出功率管从导通状态切换到关闭状态时，所述采样保持电路获得所述电流采样管当前时刻的电压，并通过所述采样保持电路和所述低通滤波器共同模拟第一Buck输出功率管关闭、第二Buck输出功率管Q2导通时的续流电流即负载电流。

解决上述技术问题采用的技术方案还可以是一种基于上述Buck转换器负载电流检测电路的无需外部采样电阻的Buck负载电流检测方法，包括：步骤1：所述电流采样管与Buck电压变换电路中的第一Buck输出功率管形成镜像对管，在第一Buck输出功率管导通，第二Buck输出功率管Q2关闭时，所述电流采样管采集获得第一Buck输出功率管的导通电流即负载电流；步骤2：在第一Buck输出功率管从导通状态切换到关闭状态时，所述采样保持电路获得所述电流采样管当前时刻的电压，并通过所述采样保持电路和所述低通滤波器共同模拟第一Buck输出功率管关闭，第二Buck输出功率管导通时的续流电流即负载电流；在所述步骤2中包括以下步骤3：在第一Buck输出功率管关闭，第二Buck输出功率管导通期间，所述采样补偿电路检测Buck电路的输出电压并通过输出电压获得补偿电流，用于补偿第二Buck输出功率管导通时的续流电流，使得续流电流更接近真实的负载电流。

同现有技术相比较，本实用新型的有益效果是：1、在应用了本实用新型设计电路方案的芯片中，无须外部再连接采样电阻即可实现负载电流检测；2.节省了芯片管脚，使得在小空间少管脚的芯片应用中也能实现负载电流检测，从而实现Buck恒流控制；3.无须外部再连接采样电阻也节省了芯片应用时的外接电阻引起的功耗和成本；4.通过采样保持电路和补偿电路的结合，实现电感电流的预估，模拟电感电流，不仅提高了负载电流检测的精度也简化芯片内的电路。

附图说明

图1是现有技术中Buck变换电路的负载电流检测实施方案的电路结构框图；

图2是本实用新型优选实施例之一的电路结构框图；

图3是本实用新型优选实施例之一实施电路原理图；

图4是本实用新型优选实施例之一的波形时序关系图；

图5是本实用新型优选实施例中所述采样补偿电路34的电原理图；

图6是本实用新型优选实施例中所述电流采样运算放大器37的电原理图。

具体实施方式

以下结合各附图对本实用新型的实施方式做进一步详述。

本实用新型的目的是提出了一种无需采样电阻的Buck转换器负载电流检测电路,解决了Buck输出负载电流检测情形下需要通过外部采样电阻的问题。

Buck转换器中，假设Buck工作在CCM（连续工作模式）模式，输出负载电流等于电感电流的均值，在没有采样电阻存在的情况下，很难直接采样到电感上的电流，考虑到电感的电流只有功率管及续流管作为通路，因此可以间接检测功率管上及续流管上流过的电流来得到电感电流，在一个导通周期T内，0~DT周期内，其中D为Buck转换器的占空比，高位功率管PMOS管流过的电流等于电感的电流，此时流过续流管的电流为0，0~DT周期内，仅需检测流过PMOS管的电流;DT~（1-D）T周期内，续流管打开时，续流管流过的电流等于电感的电流，流过高位PMOS的电流为0，DT~(1-D)T周期内，仅需检测续流管的电流；因此通过采样流过PMOS管与续流管电流之和可以得到电感电流。

本实用新型所涉及的无需外部采样电阻的Buck转换器负载电流检测电路，基本思想就是精确检测流过功率管的电流来得知输出负载电流，高位功率管的电流采样较容易，低位功率管的电流也可以检测，不过要另增加多余电路，而且当续流管使用外部肖特基二极管时，就很难采样续流管的电流了，因此，为了简化及优化检测电路及更适用于续流管采用肖特基二极管的情形，本实用新型仅通过检测高位开关功率管PMOS导通周期内的电流来采样的，在续流管刚开始导通时，让采样的信号保持在PMOS开关管关闭那一刻的峰值大小，之后在续流管导通周期内，通过检测输出VOUT信号，得出一个补偿电流，用这个补偿电流下拉保持电容，来模拟电感电流的下降时对应的采样波形，精确预判到电感电流大小，提高Buck负载电流的精确度，另外系统中应用到的采样运算放大器采用Chop斩波结构减小运放失调造成的影响，真正实现高精度检测。

在如图2和3所示的本实用新型的具体实施例中高位功率管对应于第一Buck输出功率管Q1，低位功率管对应于第二Buck输出功率管Q2，所述第一Buck输出功率管Q1是PMOS管，所述第二Buck输出功率管Q2未NMOS管，当然实施例图中仅示出了有限的实施例，在实际应用中，管子的类型可以是其他类型的管子来替代，只要能实现BUCK变换电路的开关功率输出即可。

如图2所示的本实用新型优选实施例的基本框图，包括输出电压采样模块40、用于检测负载电流的电流检测电路30、控制CC/CV环路的CC/CV误差放大器模块、用于产生斜坡信号的斜坡产生电路60、用于比较斜坡与误差放大器输出的PWM比较器70、用于控制功率管的逻辑控制模块80、功率管级20、输出电感L1及输出电容C8，除了电流检测电路30部分之外，其余的电路构成均和图1所示的现有技术的基本框图一致。

如图2所示，所述输出电压采样模块40的输入信号包括输出电压VOUT信号，所述输出电压采样模块40的输出电压反馈信号VFB是输出电压VOUT信号的分压。所述输出电压采样模块40输出的输出电压反馈信号VFB连接至CC/CV误差放大器，作为CC/CV误差放大器的输入控制信号之一。

如图2所示，所述电流检测电路模块30输出负载电流反馈信号Vsen_FB至CC/CV误差放大器，作为CC/CV误差放大器的输入控制信号之二；负载电流反馈信号Vsen_FB是表示负载电流的反馈电压信号。

如图2所示，CC/CV误差放大器的输入控制信号还包括内部基准电路产生的基准电压信号VBG和CC环路参考电压信号VREFL；输出电压反馈信号VFB、负载电流反馈信号Vsen_FB、基准电压信号VBG和CC环路参考电压信号VREFL都连接至CC/CV误差放大器模块50，是CC/CV误差放大器模块50的输入控制信号。

如图2所示，所述CC/CV误差放大器中，CC误差放大器检测负载电流反馈信号Vsen_FB与CC环路参考电压信号VREFL的第一误差信号VCL；CV误差放大器检测输出电压反馈信号VFB与基准电压信号VBG的第二误差信号VCV；第一误差信号VCL和第二误差信号VCV中，选出相应的信号用作PWM比较控制器控制信号VC；

如图2所示，斜坡产生电路60输出锯齿波信号Vsaw至PWM比较器；所述PWM比较器70比较输入的锯齿波信号Vsaw与PWM比较控制器控制信号VC，PWM比较器70输出逻辑控制器控制信号至逻辑控制模块80；所述逻辑控制模块80输出高位功率管控制信号GP至控制功率管级20的高位功率管即PMOS管 Q1的栅极；同时，所述逻辑控制模块80输出低位功率管控制信号GN至控制功率管级20的续流管即NMOS管Q2的栅极。

如图2所示，所述电流检测电路30包括电流采样管Q3、电流采样电路31、采样保持电路33、采样补偿电路34、低通滤波电路32及内部电流采样电阻Rs；所述电流采样管Q3的源极与外部输入电压源VIN电连接，所述电流采样管Q3的栅极接地，所述电流采样管Q3的漏极与所述电流采样电路31的输入端子电连接；使所述电流采样管Q3处于常开状态。

如图2所示，所述电流采样电路31的第一输入端子输入电流采样管Q3漏极电压信号Vs，所述电流采样电路31的第二输入端子输入外部输入电压源的外部电压输入信号VIN；从所述电流采样电路31的第三输入端子输入表征电感电流大小的电压信号即电路节点LX点的电压信号，也就是第一Buck输出功率管Q1的漏极电压信号；所述电流采样电路31的输出端子输出负载电流信号Isen送至内部电流采样电阻Rs产生负载电流采样电压信号Vsp，负载电流采样电压信号Vsp送至所述采样保持电路33。

如图2和3所示，所述采样补偿电路34与输出电压端子电连接，使输出电压信号VOUT成为所述采样补偿电路34的输入信号，所述采样补偿电路34根据出电压信号VOUTV计算产生补偿电流信I1送至所述采样保持电路33；所述采样保持电路33接受内部采样电阻Rs一端的电压信号Vsp或补偿电流信号I1，所述采样保持电路33输出信号Vsen送至低通滤波器32，经所述低通滤波器32低通滤波后得到用于输出到至CC/CV误差放大器模块50的负载电流反馈信号Vsen_FB。

如图3所示，所述第一Buck输出功率管Q1的源极接外部输入电压源VIN，所述第一Buck输出功率管Q1的漏极接第二Buck输出功率管Q2即续流管Q2的漏极，第二Buck输出功率管Q2的漏极与外部电感的一端即电路节点LX电连接，第一Buck输出功率管Q1的栅极接逻辑控制电路输出信号GP。

如图3所示，第二Buck输出功率管Q2的漏极接第一Buck输出功率管Q1的漏极及外部电感的一端即电路节点LX，第二Buck输出功率管Q2的源极接GND，第二Buck输出功率管Q2的栅极接逻辑控制电路的输出信号GN。

如图3所示，所述电流采样管Q3的源极与外部输入电压源VIN电连接，所述电流采样管Q3的栅极接地，所述电流采样管Q3的漏极与所述电流采样电路31的第一输入端子电连接；所述电流采样电路31，包括用于从所述电流采样管Q3获得采样电流的第四PMOS管Q4，用于采样第一Buck输出功率管Q1漏极电压信号的电流采样运算放大器37，用于输入信号控制的第一开关K1和第二开关K2；所述第一开关K1接受第一控制信号的控制，所述第二开关K2接受第一控制信号的非信号的控制。

如图3所示，所述电流采样运算放大器37第一输入端子与所述第一开关K1的一端电连接；所述第一开关K1的另一端与第一Buck输出功率管Q1的漏极电连接；所述电流采样运算放大器37第一输入端子与所述第二开关K2的一端电连接；所述第二开关K2的另一端与外部输入电压源VIN电连接。

如图3所示，所述第四PMOS管Q4的源极用作所述电流采样电路31的第一输入端子并与所述电流采样管Q3的漏极电连接，所述第四PMOS管Q4的栅极与所述电流采样运算放大器37的输出端子电连接，所述电流采样运算放大器37的第二输入端子与所述第四PMOS管Q4的源极电连接，所述第四PMOS管Q4的漏极用作所述电流采样电路31的输出端子，输出负载电流采样信号Isen至内部电流采样电阻Rs。

如图3所示，所述采样保持电路33，包括用于输入信号电压保持的采样保持电容Cp，用于输入信号缓冲的Buffer缓冲器电路36，用于采样保持电路输入信号控制的第三开关K3；第三开关K3接受第一控制信号的控制；所述Buffer缓冲器电路36的输入端子和所述采样保持电容Cp的一端电连接，所述采样保持电容Cp的另一端接地；所述Buffer缓冲器电路36的输入端子与所述第三开关K3的一端电连接，所述第三开关K3的另一端用作所述采样保持电路33的第一输入端子，与所述内部电流采样电阻Rs的非接地端电连接；所述Buffer缓冲器电路36的输出端子用作所述采样保持电路33的输出端子。

如图3所示的Buck转换器负载电流检测电路的实施例中，还包括用于在Buck电路的续流管导通周期内检测输出电压并通过输出电压获得补偿电流的采样补偿电路34；所述采样保持电路33还包括第二输入端子，所述采样保持电路33的第二输入端子与所述采样补偿电路34的输出端子电连接；所述采样补偿电路34的输入端子用于同外部输出电压输出端子电连接。

如图3所示，所述采样保持电路33，还包括用于和采样补偿电路电连接的第四开关K4；所述第四开关K4接受第一控制信号的非信号的控制所述采样保持电路33第二输入端子的输入信号；所述Buffer缓冲器电路36的输入端子与所述第四开关K4的一端电连接，所述第四开关K4的另一端用作所述采样保持电路33的第二输入端子，与所述采样补偿电路34的一端电连接。

如图3所示，所述低通滤波器32包括低通滤波电阻Rf和低通滤波电容Cf，所述低通滤波电阻Rf的一端用作所述低通滤波器32的输入端与所述采样保持电路33的输出端电连接；所述低通滤波电阻Rf的另一端用作所述低通滤波器32的输出端，并与所述低通滤波电容Cf的一端电连接，所述低通滤波电容Cf的另一端接地。

如图3所示的Buck转换器负载电流检测电路的实施例中，还包括用于反馈电流电压信号和参考电压对比运算的误差放大器38，所述误差放大器38的第一输入端子与所述参考电压产生电路90的输出端子电连接；所述误差放大器38的第二输入端子与所述低通滤波器32的输出端子电连接。所述误差放大器38可以是集成在所述CC/CV误差放大器50中的一个部分。

如图3所示的Buck转换器负载电流检测电路的实施例中，还包括参考电压产生电路90，所述参考电压产生电路90包括电流源Iref和参考电压电路电阻RL；所述电流源Iref的正极和部输入电压源VIN电连接，所述电流源Iref负极用作所述参考电压产生电路90的输出端子；所述电流源Iref负极还与所述参考电压电路电阻RL的一端电连接，所述参考电压电路电阻RL的另一端接地。所述参考电压产生电路90产生参考电压信号REFL。

如图3所示，所述误差放大器38的正极输入端即第一输入端子接参考电压信号REFL，所述误差放大器38的负极输入端接低通滤波器的输出信号Vsen_FB,所述误差放大器38的输出信号为VCL，是表征负载电流对应的反馈电压Vsen_FB与参考电压REFL的误差输出信号；片外电感L1的一端用作输出电压VOUT的电压输出端子，片外电感L1的另一端输出表征电感电流大小的电压信号，电容C8的一端与片外电感L1的的电压输出端子VOUT电连接，电容C8的另一端接地。

如图4所示的信号时序图中，IL是片外电感L1上的电流信号时序图，Io表示的是输出负载电流，Vin是外部电压源VIN接入的外部输入电压，Vs为所述电流采样管Q3的漏极电压信号；Vsp为内部采样电阻Rs非接地端的电压信号；Vp为采样保持电容Cp的非接地端的电压信号，Vsen_FB为低通滤波器的输出信号。

如图4所示，当应用本Buck转换器负载电流检测电路的Buck变换电路工作于CCM模式，即连续工作模式时，在周期为T的一个工作周期内包括两个工作状态:

第一工作状态即Phase1：0~DT时间内，高位PMOS管Q1打开，低位NMOS管即第二Buck输出功率管Q2关闭，此时由于第一Buck输出功率管Q1即高位PMOS管打开，片外电感L1的另一端输出的电压瞬间上拉至（VIN-IL×RdQ1）,其中，VIN为外部输入电压，IL为电感电流，RdQ1为高位PMOS管Q1的导通状态的等效电阻；此时电感电流上升，其上升斜率为（VIN-VOUT）/L1，其中VIN为外部输入电压，VOUT为输出电压，L1为电感的等效电感值。在该状态下，电感电流的流经通路是从高位PMOS管Q1的源极流入，从高位PMOS管Q1的漏极流出，流入电感L1和电容C8形成电流回路。其中DT为高位PMOS管Q1关闭，低位NMOS管Q2打开的时刻;

第二工作状态即Phase2：DT~T时间周期,高位PMOS管Q1关闭，低位NMOS管Q2打开，此时，由于Q1关闭，电感有维持电流的作用，因此，电感电流的流经通路转变为从外部电容C8流入低位NMOS管Q2的源极，从低位NMOS管Q2的漏极流入电感L1，再从电感流回电容C8形成电流回路;在该状态下，电感电流下降，电感电流下降斜率为VOUT/L1，其中VIN为外部输入电压，VOUT为输出电压，L1为电感的等效电感值。

如图4所示，电流采样电路处于采样第一工作状态Phase1的相位周期时，此时高位PMOS管Q1打开，通过电流采样管Q3即采样MOS管Q3进行电流采样，开关K1闭合，开关K2打开，此时电流采样运算放大器37即OPA运算放大器的作用是保证所述电流采样管Q3的漏极电压信号Vs等于电感与高位PMOS管Q1漏极的连接点LX的电压，因为高位PMOS管Q1的漏极与电流采样管Q3的漏极电位Vs一致，所以电流采样管Q3采样到的电流Isen=（1/K）×IL，其中IL为电感电流，K为电流采样管Q3和高位PMOS管Q1组成的电流镜的放大倍数，或者可以是电流采样管Q3和高位PMOS管Q1的导通电阻的比值；因此，在内部采样电阻Rs上的压降为Vsp=（1/K）×IL×Rs，此时，开关K3闭合，采样保持电路的开关K3闭合，电容Cp上的电位亦为Vsp=（1/K）×IL×Rs，随着电感电流上升，采样到的电压也同步上升。假设输出电流为Io；电感电流的纹波为：（(Vin-Vout)/L)×DT，其中D=Vout/Vin；则电感电流的低点为：Io-（(Vin-Vout)/L)×DT；等效到Vsp处的电感电流低电位：Vsp=（1/K）×Rs×（Io-（(Vin-Vout)/L)×DT）；电感电流高点为：Io+（(Vin-Vout)/L)×DT；等效到Vsp处的电感电流高点为：Vsp=（1/K）×Rs×（Io+（(Vin-Vout)/L)×DT）。

流采样电路处于采样第二工作状态Phase2的相位周期时，高位PMOS管Q1关闭，电感电流下降，此时电流采样并未直接采样电感的电流，而是打开开关K3，让Cp保持高位PMOS管Q1关闭那一刻的采样电压,再根据预测的电感电流的下降速度，通过采样补偿电路引入补偿电流相当于引入补偿电流源I1，使电容Cp在DT~T时间内缓慢放电，模拟电感电流下降的过程，如果模拟下降的过程，则补偿电流应该为：I1=Cp×Rs×(Vin-Vout)×D×T/(K×L1×(1-D)T)=Cp×Rs×Vout/K。

由上式可以看出，需要的补偿电流仅是Vout的线性函数关系，这在电路中是很容易实现的。从而，Vp上的电位与电感电流完全同步，经过采样保持电路中的缓冲Buffer及低通滤波器32之后，得到Vp的平均电压为Vsen_FB,此电压Vsen_FB与输出电流Io亦是线性关系，可以很好的模拟输出负载电流。

如图4所示，是本实用新型CCM即连续工作模式下的工作波形图。第一工作状态即Phase1，开关管Q1打开，电感电流以Io为中心点上升，对应Vs的波形跟随即电路节点LX的电压波形，对应Vsp信号同步上升，直至功率管Q1关闭，K3开关打开，电容Cp上的电位保持，在电流补偿电流I1的作用下，模拟电感电流下降对应下降，如图Vp信号，经过低频滤波器之后，得到需要的Vsen_FB信号；如果没有电流补偿电流I1的存在，电压Vp的波形就会把阴影的面积也要算上，平均后的电压Vsen_FB就会变大，即采样电压会变大，实际的检测到的负载电流会变低，会引入些许误差，不过可以适用于对检测要求不是很高的情形。

如图5所示，是本实用新型的采样补偿电路实施图例。所述采样补偿电路34包括第一电阻R1、第二电阻R2和第三电阻R3、补偿放大器345、第五MOS管Q5、第六MOS管Q6和第七MOS管Q7；所述第一电阻R1的一端与输出电压VOUT的输出端子电连接，用作所述采样补偿电路34的输入端子；所述第一电阻R1的另一端与所述补偿放大器345的负极输入端电连接；所述第二电阻R2的一端与所述补偿放大器345的负极输入端电连接；所述第二电阻R2的另一端接地；所述第三电阻R3的一端与输出电压VOUT的输出端子电连接；所述第三电阻R3的另一端与所述补偿放大器345的正极输入端电连接；所述补偿放大器345的正极输入端还与所述第五MOS管Q5的源极电连接；所述第五MOS管Q5的栅极和所述补偿放大器345的输出端电连接；所述第五MOS管Q5的漏极和所述第六MOS管Q6的漏极电连接；所述第六MOS管Q6的源极和所述第七MOS管Q7的源极电连接；所述第六MOS管Q6的栅极和所述第七MOS管Q7的栅极电连接；所述第六MOS管Q6和所述第六MOS管Q6组成电流镜；所述第七MOS管Q7的漏极用作采样补偿电路的输出端子，用于输出补偿电流。

如图5所示运算放大器的负极输入端的电压为输出电压VOUT的分压，然后通过运放、电阻R3、MOS管Q5产生补偿电流，补偿电流的大小为I1=Vout×R1/(Rs×(R1+R2))，根据上面提到的公式,因此可以得出Cp/K=R1/(Rs×Rs×(R1+R2)),由此公式可以知道设置合理的电阻关系可以得到补偿电流，得出续流周期下的模拟波形，增加电感电流检测的精度。

如图6所示，是本实用新型一种无需采样电阻的Buck负载电流高精度检测电路中运放OPA的具体实施方案。实施方案为了减小运放的偏置即offset，采用chop斩波结构，因为采样信号是比较高的电平，因此输入对管采用NMOS类型，电流源Ir、Q12、Q13、Q14、Q15构成了镜像电流源，提供OPA所需要的镜像电流，当控制信号为高电平时，Q10接运放OPA的正端输入INP，Q11接运放OPA的负向输入，Q16连接Q14，Q17连接Q15，假设等效到到输入对管的偏置offset为Vos，当运放OPA的正极输入信号INP=运放OPA的负极输入信号INN时，OUT端输出电流：Iout=gm10×Vos，其中gm10是Q10的跨导、Vos是由于工艺偏差，等效到输入对管的偏移误差电压；当为低电平或零电平时，Q10接运放OPA的反向输入端INN，Q11接运放OPA的正向输入端INP，Q16接Q15,Q17接Q14，则当运放OPA的正极输入信号INP=运放OPA的负极输入信号INN时，OUT端输出电流：Iout=-gm10×Vos，其中gm10是Q10的跨导，Vos是由于工艺偏差，等效到输入对管的偏移误差电压；因此，=1时，此时是逻辑高电平1，运放输出电流为gm10×Vos, =0时，此时是逻辑低电平0，运放输出电流为-gm10×Vos,互为正负，通过外部的RC滤波之后，2个互为正负的信号可以把等效到输入对管的偏移误差电压Vos产生的误差抵消掉，从而提高检测精度。

本实用新型的技术方案，无需外部采样电阻的Buck转换器负载电流检测电路包括电流采样管Q3、电流采样电路31、采样保持电路33和低通滤波器32；在第一Buck输出功率管Q1导通时，Buck转换器负载电流检测电路利用电流采样管Q3和电流采样电路31采样获得第一Buck输出功率管Q1的导通电流；在第一Buck输出功率管Q1关闭时，利用采样保持电路33和低通滤波器产生反馈电流信号，模拟外部负载电流反馈信号，用以控制Buck转换器的输出电流。本实用新型无需外部采样电阻，简化了外围电路的设计，减小能量损耗，提高整体效率，采用合适具体电路可以实现与外部采用相同的精度，实现高精度恒流充电。

本实用新型与现有技术相比，其有益效果是：1、不需要额外的外部采样电阻，不需要额外增加管脚，简化外围；2.减小由于采样电阻而引起的能量损耗，提高整体效率；3.通过电感电流预估电路，模拟电感电流采样信号，简化采样电路，提高采样精度；4.采样运放采用Chop斩波结构，减小采样失调，进一步提高采样精度。

另需说明的是，为了描述方便，NMOS管、NMOS管、电阻、电容等电子元器件都采用了第一、第二等顺序编号，这些顺序编号并不代表其位置或顺序上的限定，只是为了描述方便。以上所述仅为本实用新型的实施例，并非因此限制本实用新型的专利范围，凡是利用实用新型说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本实用新型的专利保护范围内。