本实用新型涉及镀膜溅射驱动电源，特别是基于半导体碳化硅晶体管的磁控溅射脉冲电源。
背景技术：
脉冲电源在脉冲电镀过程中，当电流导通时，脉冲(峰值)电流相当于普通直流电流的几倍甚至几十倍，正是这个瞬时高电流密度使金属离子在极高的过电位下还原，从而使沉积层晶粒变细；当电流关断时，阴极区附近放电离子又恢复到初始浓度，浓差极化消除，这利于下一个脉冲同期继续使用高的脉冲(峰值)电流密度，同时关断期内还伴有对沉积层有利的重结晶、吸脱附等现象。这样的过程同期性地贯穿整个电镀过程的始末，其中所包含的机理构成了脉冲电镀的最基本原理。实践证明，脉冲电源在细化结晶，改善镀层物理化学性能，节约贵重金属等方面比传统直流电镀有着不可比拟的优越性。
目前行业内的脉冲电源脉冲电源通常使用IGBT(绝缘双极性晶体管)进行控制，其可靠性不足。
技术实现要素：
为解决上述问题，本实用新型的目的在于提供一种可靠性好的基于半导体碳化硅晶体管的磁控溅射脉冲电源。
本实用新型解决其问题所采用的技术方案是：
基于半导体碳化硅晶体管的磁控溅射脉冲电源，包括交流输入端，输入变压器，整流模块，储能电容，半导体碳化硅晶体管模块、输出变压器和脉冲输出端，所述交流输入端、输入变压器、整流模块依次连接，所述整流模块的两个输出端分别连接储能电容的正负极，所述储能电容的正极连接至输出变压器的初级绕组，并通过输出变压器的初级绕组连接至半导体碳化硅晶体管模块的漏极，所述半导体碳化硅晶体管模块的源极与储能电容的负极连接，所述输出变压器的次级绕组与脉冲输出端连接；
还包括DSP控制板和晶体管驱动电路，所述DSP控制板通过晶体管驱动电路与半导体碳化硅晶体管模块的栅极连接。
进一步，所述交流输入端通过EMI滤波电路与输入变压器连接。
进一步，所述半导体碳化硅晶体管模块包括半导体碳化硅晶体管，由电容C1、电容C2组成的输入电容组，所述电容C1并联于半导体碳化硅晶体管漏极与栅极之间，电容C1并联于半导体碳化硅晶体管源极与栅极之间，还包括输出电容C3，所述输出电容C3分别连接半导体碳化硅晶体管的漏极和源极。
进一步，所述晶体管驱动电路通过一门极电阻Rg与半导体碳化硅晶体管模块的栅极连接。
进一步，所述门极电阻Rg的阻值为5Ω。
进一步，所述晶体管驱动电路包括光耦器和驱动放大电路，所述驱动放大电路包括运算放大器和由三极管VT1和三极管VT2双管并联而成的功率放大电路，所述光耦器的输入端与DSP控制板连接，光耦器的输出端连接至运算放大器的输入端，运算放大器的输出端连接功率放大电路，功率放大电路的输出端通过门极电阻Rg与半导体碳化硅晶体管模块连接。
进一步，所述三极管VT1和三极管VT2为IXDD614三极管。
本实用新型的有益效果是：本实用新型采用的基于半导体碳化硅晶体管的磁控溅射脉冲电源，采用了半导体碳化硅晶体管模块，而半导体碳化硅晶体管模块具有宽禁带、高击穿电场、高饱和漂移速度和高热导率的电学特性，在相同的耐压水平下，半导体碳化硅晶体管的寄生电容远小于其它器件，使磁控溅射脉冲电源的可靠性大大提高。
附图说明
下面结合附图和实例对本实用新型作进一步说明。
图1是本实用新型的电路原理图。
具体实施方式
参照图1，本实用新型的基于半导体碳化硅晶体管的磁控溅射脉冲电源，包括交流输入端1，输入变压器2，整流模块3，储能电容4，半导体碳化硅晶体管模块5、输出变压器6和脉冲输出端7，所述交流输入端1、输入变压器2、整流模块3依次连接，所述整流模块3的两个输出端分别连接储能电容4的正负极，所述储能电容4的正极连接至输出变压器6的初级绕组，并通过输出变压器6的初级绕组连接至半导体碳化硅晶体管模块5的漏极，所述半导体碳化硅晶体管模块5的源极与储能电容4的负极连接，所述输出变压器6的次级绕组与脉冲输出端7连接；
还包括DSP控制板8和晶体管驱动电路9，所述DSP控制板8通过晶体管驱动电路9与半导体碳化硅晶体管模块5的栅极连接。
所述DSP控制板8通过晶体管驱动电路9控制半导体碳化硅晶体管模块5，使输出变压器6的初级绕组产生脉冲信号，通过输出变压器6的次级绕组输出脉冲电信号至脉冲输出端7，从而控制磁控溅射系统的工作。
本实用新型采用了半导体碳化硅晶体管模块5(Sic MOSFET)，而半导体碳化硅晶体管模块5具有宽禁带、高击穿电场、高饱和漂移速度和高热导率的电学特性，在相同的耐压水平下，半导体碳化硅晶体管的寄生电容远小于其它器件，其可靠性是普通si半导体器件的10倍，导热性能提高3倍，极大的简化电路的拓扑结构，使磁控溅射脉冲电源的可靠性大大提高。
进一步，为了进一步提高电源的稳定性，所述交流输入端1通过EMI滤波电路10与输入变压器2连接。
具体地，所述半导体碳化硅晶体管模块5包括半导体碳化硅晶体管，由电容C1、电容C2组成的输入电容组，所述电容C1并联于半导体碳化硅晶体管漏极与栅极之间，电容C1并联于半导体碳化硅晶体管源极与栅极之间，还包括输出电容C3，所述输出电容C3分别连接半导体碳化硅晶体管的漏极和源极。
进一步，所述晶体管驱动电路9通过一门极电阻Rg与半导体碳化硅晶体管模块5的栅极连接。
本实施例中，晶体管驱动电路9包括光耦器91，光耦器91的输出端连接至运算放大器92的输入端，采用光电隔离相对于电磁隔离使驱动电路的输出阻抗小，解决了栅极驱动源低阻抗的问题。
还包括驱动放大电路，所述驱动放大电路包括运算放大器92和由三极管VT1和三极管VT2双管并联而成的功率放大电路，所述光耦器91的输入端与DSP控制板8连接，运算放大器92的输出端连接功率放大电路，功率放大电路的输出端通过门极电阻Rg与半导体碳化硅晶体管模块5连接。驱动放大电路主要功能为实现驱动脉冲的功率放大，本实施例中采用了由三极管VT1和三极管VT2双管并联而成的功率放大电路，具体为IXDD614三极管，不仅可满足驱动电路高速、低传输延时、低输出阻抗、低能耗的要求。并且该芯片具有使能控制端。可进一步满足电路的控制功能。
门极电阻Rg如果过小，会使半导体碳化硅晶体管模块5的电压、电流产生严重振荡，给器件带来不利的影响，但是增大门极电阻Rg的值会使半导体碳化硅晶体管模块5的开关时间及开关损耗增加，通过综合实验，为了尽可能减少开关损耗又保证半导体碳化硅晶体管模块5不因其快速关断，所述门极电阻Rg的阻值设置为5Ω。
以上所述，只是本实用新型的较佳实施例而已，本实用新型并不局限于上述实施方式，只要其以相同的手段达到本实用新型的技术效果，都应属于本实用新型的保护范围。