本发明涉及一种串联供电电路，特别涉及一种能够实现电压跟随的串联供电电路。
背景技术
对于需要大量高速运算的计算设备，例如现在的比特币矿机，多个算力芯片串联连接在印刷电路板上，算力芯片大多采用串联供电模式。采用串联供电模式时，每级算力芯片的电源可视为上一级算力芯片的地，每级算力芯片的地可视为下一级算力芯片的电源。
由于每级算力芯片的电源、地的电压不同，如何为本级芯片的io供电就成了比较棘手的问题。针对后面级联的算力芯片可以采用隔几级串联算力芯片取电供本级io电源使用的方式。但是对于最前面几级，由于输入压降的问题，只能采用其他办法。
图1示出了现有的串联供电电路。如图1所示，现有的串联供电电路100包括电源端101、电源模块102、n个待供电芯片103-n、m个辅助电源模块104-m、升压电源模块105以及地端106。其中，电源模块102、n个待供电芯片103-n依次串联在电源端101以及地端106。电源端101为电路提供电源电压vcc，地端106为电路提供接地gnd。电源模块102输出电压vcore为待供电芯片103-n提供串联供电。m个辅助电源模块104-m为前m级待供电芯片的io供电。辅助电源模块104-m可以由电源端101的电源电压vcc直接供电，也可以将电源电压vcc通过升压电源模块105升压后向辅助电源模块104-m供电。
图1所示的串联供电电路100，虽然能够为待供电芯片提供串联供电，但是，存在如下不足：(1)由电源电压vcc直接向辅助电源模块供电时，当电源电压vcc与vcore的电压差较小时，辅助电源模块不能正常工作；(2)当通过升压电源模块升压后向辅助电源模块供电时，由于变频的需求需要对vcore进行调整，当vcore下降时，升压电源模块输出的电压与vcore的电压差变大，有可能超过待供电芯片的正常工作电压，使其不能正常工作；(3)无论是由电源电压vcc直接向辅助电源模块供电，还是通过升压电源模块升压后向辅助电源模块供电，当vcore不存在时，电源电压vcc或升压电源模块直接给待供电芯片的io端供电，将会导致待供电芯片被烧毁。
技术实现要素：
为了解决上述问题，本发明提供一种能够实现电压跟随的串联供电电路，不仅可以避免待供电芯片超过正常工作电压甚至被烧毁，还可以减少供电电流，优化电源转换效率，降低功耗。
为了实现上述目的，本发明提供了一种电压跟随串联供电电路，包括：
一电源端以及一地端；
一电源模块，包括一输入端以及一输出端，所述输入端连接至所述电源端，所述输出端用于向两个或两个以上待供电芯片提供电源；
所述电源模块以及所述待供电芯片串联连接在所述电源端和所述地端之间；
至少一辅助电源模块，用于向所述待供电芯片提供辅助电源；
其中，所述电源端与所述辅助电源模块之间还连接有电压跟随模块，所述电压跟随模块用于调整所述辅助电源的电压。
上述的电压跟随串联供电电路，其中，所述电压跟随模块根据所述电源模块的所述输出端的电压调整所述辅助电源的电压。
上述的电压跟随串联供电电路，其中，所述电源模块的所述输出端的电压用于向所述电压跟随模块提供参考电压。
上述的电压跟随串联供电电路，其中，所述电压跟随模块包括电源输入端、地输入端、电源输出端、比较放大单元、取样单元、参考电压生成单元以及开关单元。
上述的电压跟随串联供电电路，其中，所述电源输入端连接至所述电源端，所述地输入端连接至所述电源模块的所述输出端，所述电源输出端连接至所述辅助电源模块。
上述的电压跟随串联供电电路，其中，所述开关单元连接所述电源输入端以及所述电源输出端，所述比较放大单元控制所述开关单元的开启或关闭。
上述的电压跟随串联供电电路，其中，所述取样单元包括串联连接的第一电阻以及第二电阻；所述第一电阻的第一端连接至所述电源输出端，第二端连接至所述第二电阻的第一端；所述第二电阻的第二端连接至所述地输入端；所述第一电阻的第二端以及所述第二电阻的第一端连接至所述比较放大单元的正输入端。
上述的电压跟随串联供电电路，其中，所述参考电压生成单元连接所述电源输入端以及所述地输入端，并向所述比较放大单元的负输入端提供参考电压。
上述的电压跟随串联供电电路，其中，所述开关单元包括开关晶体管。
上述的电压跟随串联供电电路，其中，所述开关晶体管为pmos开关晶体管。
上述的电压跟随串联供电电路，其中，所述电压跟随模块包括标准ldo芯片。
上述的电压跟随串联供电电路，其中，进一步包括升压电源模块，连接在所述电源端和所述电压跟随模块之间。
为了实现上述目的，本发明还提供一种用于计算设备中的算力板，其中，所述算力板采用上述任意一种所述电压跟随串联供电电路提供电源。
为了实现上述目的，本发明还提供一种计算设备，包括电源板、控制板、连接板、散热器以及多个算力板，所述控制板通过所述连接板与所述算力板连接，所述散热器设置在所述算力板的周围，所述电源板用于向所述连接板、所述控制板、所述散热器以及所述算力板提供电源，其中，所述算力板为上述任意一种所述算力板。
上述的计算设备，可以用于挖掘虚拟数字货币的运算。
采用本发明的电压跟随串联供电电路，可以实现避免待供电芯片超过正常工作电压甚至被烧毁的可能，还可以减少供电电流，优化电源转换效率，降低功耗。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
图1为现有串联供电电路示意图；
图2为本发明电压跟随串联供电电路示意图；
图3为本发明电压跟随模块电路结构示意图；
图4为本发明算力板结构示意图；
图5为本发明计算设备结构示意图。
其中，附图标记：
100：串联供电电路
101：电源端102：电源模块
103-1...103-n：待供电芯片104-1...104-m：辅助电源模块
105：升压电源模块106：地端
200：电压跟随串联供电电路
201：电源端202：电源模块
203-1...203-n：待供电芯片204-1...204-m：辅助电源模块
205：升压电源模块206：地端
207：电压跟随模块301：电源输入端
302：开关单元303：比较放大单元
304：参考电压生成单元305：地输入端
306：取样单元307：电源输出端
400：算力板500：计算设备
501：连接板502：控制板
503：散热器504：电源板
vref：参考电压ra，rb：电阻
具体实施方式
下面结合附图对本发明的结构原理和工作原理作具体的描述：
在说明书及后续的权利要求当中使用了某些词汇来指称特定组件。所属领域中具有通常知识者应可理解，制造商可能会用不同的名词来称呼同一个组件。本说明书及后续的权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在整个说明书中，相同的附图标记表示相同的元件。
在通篇说明书及后续的权利要求当中所提及的“包括”和“包含”为一开放式的用语，故应解释成“包含但不限定于”。以外，“连接”一词在此为包含任何直接及间接的电性连接手段。间接的电性连接手段包括通过其它装置进行连接。
图2为本发明电压跟随串联供电电路示意图。如图2所示，电压跟随串联供电电路200包括：一电源端201、一地端206，其中电源端201连接至系统电源vcc，地端206连接至系统地gnd。一电源模块202，包括输入端和输出端，输入端连接至电源端201，输出端向待供电芯片提供电源vcore。其中，待供电芯片203-1...203-n为多个，例如是n个，n为大于1的正整数。待供电芯片203-1...203-n串联连接在一起，其中第一级待供电芯片203-1的电源连接至电源模块202的输出端，第一级待供电芯片203-1的地端连接至下一级待供电芯片203-2的电源，以此类推。每级待供电芯片的电源都是上一级待供电芯片的地，每级待供电芯片的地都是下一级待供电芯片的电源。最后一级待供电芯片203-n的地连接至地端206。
电压跟随待串联供电电路200还包括多个辅助电源模块204-1...204-m，例如是m个，其中1≤m≤n，m为正整数。辅助电源模块204-1...204-m为前m级待供电芯片203-1...203-m的io端口供电。
通常情况下，例如，待供电芯片203-1...203-n的工作电压可以为0.4v，辅助电源模块204-1...204-m的工作电压为1.8v。当电源模块202的输出端电压为vcore时，待供电芯片203-1的电源电压为vcore，地电压为vcore-0.4；第m级待供电芯片的电源电压为vcore-0.4*(m-1)，地电压为vcore-0.4*m。
为保证辅助电源模块204-1...204-m正常工作，辅助电源模块204-1...204-m的电源电压应至少为待供电芯片203-1...203-m的地电压加上辅助电源模块的工作电压1.8v，即vcore-0.4+1.8...vcore-0.4*m+1.8。
考虑到各级待供电芯片内阻的不同以及为确保辅助电源模块正常工作，一般会将系统电源vcc升压后向辅助电源模块供电。以vcore＝10v，m＝5为例，通常将系统电源vcc通过升压电源模块205升高至14v向辅助电源模块供电。此时，第m级辅助电源模块204-m两端的电压为14-(10-0.4*5)＝6v，减去辅助电源模块204-m的工作电压1.8v，辅助电源模块204-m两端的电压仍比其正常工作需要的电压多6-1.8＝4.2v。
当对待供电芯片进行调频时，需要调整电源模块202输出端的电压，例如将vcore的电压调整至8v，则此时，第m级辅助电源模块204-m两端的电压为14-(8-0.4*5)＝8v，减去辅助电源模块204-m的工作电压1.8v，辅助电源模块204-m两端的电压比其正常工作需要的电压将增加至8-1.8＝6.2v。此时，将可能超过辅助电源模块204-m甚至待供电芯片203-m的安全工作电压，导致芯片被烧毁。
基于上述原因，本发明的电压跟随待串联供电电路200在升压电源模块205与辅助电源模块204-1...204-m之间增加一电压跟随模块207。
图3是本发明电压跟随模块电路结构示意图。如图3所示，结合图2，电压跟随模块207包括电源输入端301、开关单元302、比较放大单元303、参考电压生成单元304、地输入端305、取样单元306以及电源输出端307。电源输入端301连接至电压跟随串联供电电路200的电源端201，或连接至升压电源模块205的输出端。地输入端305连接至电源模块202的输入端，实现电源输出端307的电压跟随电源模块202输出端的电压vcore发生变化，电源输出端307的电压与vcore的电压保持恒定的差值，从而保证辅助电源模块204-1...204-m两端的电压始终处于安全工作电压范围内。
其中，开关单元302连接在电源输入端301及电源输出端307之间，开关单元的开启或关闭受到比较放大单元303输出端的控制。开关单元302可以是pmos晶体管，其中pmos晶体管的源极连接至电源输入端301，漏极连接至电源输出端307，栅极连接至比较放大单元303的输出端。
比较放大单元303可以是运算放大器，其电源连接至电源输入端301，地连接至地输入端305。根据辅助电源模块204-1...204-m和/或待供电芯片203-1...203-n的安全工作电压，设定参考电压生成单元304所生成参考电压vref的电压值，参考电压生成单元304生成的参考电压vref作为比较放大单元303的负输入端。
取样单元306连接在电源输出端307与地输入端305之间，取样单元306可以是串联连接的两个电阻ra、rb。电阻ra的一端连接至电源输出端307，另一端连接至电阻rb一端，电阻rb的另一端连接至地输入端305。电阻ra的另一端以及电阻rb的一端连接至比较放大单元303的正输入端。
假设电源输出端307的输出电压为vout，则比较放大单元303的正输入端电压为(vout-vcore)*rb/(ra+rb)，当(vout-vcore)*rb/(ra+rb)＜vref时，比较放大单元303的输出为“0”，此时，开关单元302开启，电源输入端301和电源输出端307之间导通，电源输出端307向负载电容充电，电源输出端307的输出电压vout升高。当电源输出端307的电压升高至(vout-vcore)*rb/(ra+rb)＞vref时，比较放大单元303的输出为“1”，开关单元302关闭，电源输出端307的负载电容进行放电，使电源输出端307的电压降低。从而，可以使(vout-vcore)*rb/(ra+rb)＝vref，即vout＝vcore+vref*(1+ra/rb)。也就是说，电压跟随模块207的电源输出端307的电压会随着电源模块202输出端的电压vcore发生变化。从而保证辅助电源模块204-1...204-m以及待供电芯片203-1...203-m始终工作在安全电压范围内。
本发明的电压跟随模块可以采用如图3所示的电压跟随模块电路结构进行单独封装，也可以跟其他电路封装在一起。
本发明还提供一种算力板，图4为本发明算力板示意图。如图4所示，每一个算力板400上包括一个或多个电压跟随串联供电电路200，对矿池下发的工作数据进行哈希运算。
本发明还提供一种计算设备，所述计算设备优选用于挖掘虚拟数字货币的运算，当然所述计算设备也可以用于其他任何海量运算，图5为本发明计算设备示意图。如图5所示，每一个计算设备500包括连接板501、控制板502、散热器503、电源板504，以及一个或多个算力板400。控制板502通过连接板501与算力板400连接，散热器503设置在算力板400的周围。电源板504用于向所述连接板501、控制板502、散热器503以及算力板400提供电源。
需要说明的是，在本发明的描述中，术语“横向”、“纵向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，并不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
尽管本发明的实施方案已公开如上，但其并不仅仅限于说明书和实施方式中所列运用，它完全可以被适用于各种适合本发明的领域，对于熟悉本领域的人员而言，可容易地实现另外的修改，因此在不背离权利要求及等同范围所限定的一般概念下，本发明并不限于特定的细节和这里示出与描述的图例。
换言之，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。