多相转换器中的自动相电流平衡的制作方法

相关申请案的交叉参考

本申请案主张2017年9月19日提交的第15/708,982号美国申请案的优先权，所述申请案转让给本案受让人且以引用的方式并入本文中。

本公开的教示大体上涉及一种电路，且更确切地说，涉及一种电压转换器。

背景技术：

切换模式直流(dc)到dc转换器通过使电感器充电和放电来将dc电源从一个电压转换到另一电压。举例来说，在充电相位期间，电磁能可储存在电感器中。在放电相位期间，将电感器的所储存能量传送到包含负载电容器的输出负载。控制充电和放电相位的时序，以调节直流变换器的输出电压。dc/dc转换器通常比线性转换器更电力高效，且可在便携式电子装置(例如蜂窝式电话和膝上型计算机，其以来自电池的电力供电)中使用。

技术实现要素：

本公开的某些方面通常是针对切换模式电压调节器。

本公开的某些方面提供一种多相电压转换器。所述多相电压转换器包含耦合到所述多相电压转换器的输出节点的至少两个转换器级。所述至少两个转换器级中的每一者大体上包含：开关，其安置于所述多相电压转换器的输入节点与所述输出节点之间，所述开关具有第一电阻；以及电感元件，其耦合在所述开关与所述输出节点之间，所述电感元件具有第二电阻，其中所述至少两个转换器级的所述第一电阻中的至少一者匹配，或所述至少两个转换器级的第二电阻匹配。

本公开的某些方面提供一种多相电压转换器。所述多相电压转换器大体上包含：至少两个转换器级，其耦合到所述多相电压转换器的输出节点；以及反馈路径，其耦合在所述输出节点与所述至少两个转换器级的输入之间，所述反馈路径包括至少一个高频(hf)滤波器。

本公开的某些方面提供一种用于制造多相电压转换器的方法。所述方法大体上包含：将第一开关安置在所述多相电压转换器的第一输入节点与输出节点之间，所述第一开关具有第一电阻；将第一电感元件安置在所述第一开关与所述输出节点之间，所述第一电感元件具有第二电阻；将第二开关安置在第二输入节点与所述多相电压转换器的所述输出节点之间，所述第二开关具有第三电阻；将第二电感元件安置在所述第二开关与所述输出节点之间，所述第二电感元件具有第四电阻，其中以下各项中的至少一个：所述第一电阻和所述第三电阻匹配；或所述第二电阻与所述第四电阻匹配。

本公开的某些方面提供一种用于电压转换的方法。所述方法大体上包含：使用耦合到所述输出节点的至少两个转换器级，在多相电压转换器的输出节点处产生输出信号；用高频滤波器来对输出信号进行滤波，以产生经滤波信号；将所述经滤波信号与参考信号进行比较；以及基于所述比较，产生用于所述至少两个转换器级的驱动信号。

附图说明

为了可详细地理解本公开的上文所述的特征的方式，可通过参考各方面来作出上文简要地概括的更特定描述，所述方面中的一些在附图中加以说明。然而，应注意，附图仅说明本公开的某些典型方面，且因此不应被视为限制本公开的范围，这是因为描述可准许其它同等有效的方面。

图1说明根据本公开的某些方面的实例直流(dc)到dc(dc/dc)转换器。

图2是说明根据本公开的某些方面的图1的直流转换器的电感器的实例充电和放电电流。

图3是说明根据本公开的某些方面的dc/dc转换器的实例电感器电流的曲线图。

图4说明根据本公开的某些方面的包含图1的dc/dc转换器的反馈路径的电路。

图5是根据本公开的某些方面的用于制造多相电压转换器的实例操作的流程图。

图6是根据本公开的某些方面的电压转换的实例操作的流程图。

具体实施方式

下文结合附图陈述的详细描述意在作为对各种配置的描述，且无意表示可实践本文中所描述的概念的仅有配置。所述详细描述为了提供对各种概念的透彻理解而包括特定细节。然而，对于所属领域的技术人员来说将显而易见的是，可在没有这些特定细节的情况下实践这些概念。在一些情况下，以框图形式示出众所周知的结构和组件以便避免混淆此类概念。

将参考附图详细描述各种实施例。在可能的情况下，将在整个图式中使用相同参考编号来指代相同或相似部分。对特定实例和实施方案进行的参考是用于说明性目的，且无意限制本发明或权利要求书的范围。

本公开的某些方面通常是针对直流(dc)到dc(dc/dc)转换器的相电流平衡。dc/dc转换器的组件具有可影响其效率的寄生元件(例如寄生电阻和电感)。因此，减少这些寄生效应可改进dc/dc转换器的效率。然而，当dc/dc转换器在裸片上实施时，可能难以减少这些寄生效应。本公开的某些方面利用dc/dc转换器的寄生效应来促成相电流平衡。举例来说，在某些方面，dc/dc转换器的寄生效应可用于通过寄生效应的匹配来实现每一转换器相位中的电流的平衡。

图1是根据本公开的某些方面的具有多个转换器相位(即，级)150、152、154和156的实例降压dc/dc转换器100的示意图。尽管图1说明具有作为实例以促进理解的四个转换器相位150、152、154和156的降压dc/dc转换器100，本发明的方面可应用于具有至少两个转换器相位的任何dc/dc转换器。

为了减少dc/dc转换器100在裸片(例如集成电路(ic))上实施时的芯片面积，可减小dc/dc转换器100的晶体管的大小。这具有减少切换损耗的效果，并且增加由于晶体管的接通电阻增加而导致的晶体管的传导损耗。因此，可在总系统效率与裸片上面积之间达到折衷。另外，可能难以减小大小足够小以集成在芯片上、制成为封装的一部分，或物理上足够小来作为安装在封装上的离散部分的电感器的等效串联电阻(esr)。本公开的某些方面利用寄生电阻和/或其它寄生效应来促成自动相电流平衡。

dc/dc转换器100的四个转换器相位中的每一者包含晶体管102、104、106或108，其各自包含漏极到源极寄生电阻，分别由电阻器rds1、rds2、rds3或rds4表示。dc/dc转换器100的四个转换器相位中的每一者还包含电感器110、112、114或116，每一电感器包含由电阻器resr1、resr2、resr3或resr4表示的等效串联电阻(esr)。晶体管102、104、106和108经配置以在每一转换器相位的接通状态期间，驱动电流和电荷相应电感器110、112、114和116。

在某些方面，dc/dc转换器相位中的每一者可包含耦合在相应电感器110、112、114或116与参考电位节点(例如电接地)之间的晶体管118、120、122或124。晶体管118、120、122和124在dc/dc转换器100的断开状态期间，允许电流流到输出节点126。晶体管118、120、122或124中的每一者还可包含漏极到源极寄生电阻rds5、rds6、rds7或rds8。使用场效应晶体管(fet)来实施实例dc/dc转换器100的晶体管，但可使用其4类型的晶体管。在某些方面，晶体管118、120、122和124可由二极管(被称作飞轮二极管)代替。

为了改进dc/dc转换器100的效率，可均衡电感器电流il1、il2、il3和il4。在一些情况下，可测量并相应地调整(例如通过调整电路操作以便均衡电感器电流)每一转换器相位的电感器电流il1、il2、il3或il4。在本公开的某些方面，dc/dc转换器100的寄生效应可用于均衡转换器相位的电感器电流。举例来说，可通过设定每一转换器相位的电感器esrresr1、resr2、resr3或resr4；每一转换器相位的高侧晶体管漏极到源极电阻rds1、rds2、rds3或rds4；和/或每一转换器相位的低侧晶体管漏极到源极电阻rds5、rds6、rds7或rds8来匹配转换器相位的电感器电流(例如在某一所要容差内，例如±5％)，以匹配其在其它转换器相位中的每一者中的对应部分。这些寄生电阻可在dc/dc转换器100的设计期间，通过控制例如dc/dc转换器100的组件的ic布局和/或选择等设计参数来设定。dc/dc转换器100还可经配置以使得这些寄生电阻不是那么小，以致它们对电感器电流具有很小的影响至无影响。这些寄生电阻越大，电感器电流的平衡出现得越快。

图2是说明随时间而变的dc/dc转换器100的电感器的实例充电和放电电流il的曲线图200。在某些方面，dc/dc转换器100可经配置以将工作循环d设定为针对dc/dc转换器100的所有相位相等，且可基于转换器相位的数目来使每一转换器相位的充电和放电相位移相(例如dc/dc转换器100的四个转换器相位可具有90°的相移)。

在具有不同平均电感器电流的操作条件期间，针对四个转换器相位150、152、154和156中的一者，曲线202、206和208表示dc/dc转换器100的电感器电流il。曲线202表示当平均电感器电流(iavg)(由线214表示)(例如，针对转换器相位150)约等于负载电流(iload)除以相位的总数(例如实例dc/dc转换器100中的iload/4)时，dc/dc转换器100的稳定状态期间的电感器电流il。当高侧晶体管(例如晶体管102)接通时，使对应电感器(例如电感器110)充电，如由坡度m1处的增加的il所示。在时间周期204(例如工作循环d乘以总电荷/放电时间(t))之后，高侧晶体管断开，低侧晶体管(例如晶体管118)接通，从而导致具有坡度m2的电感器电流放电。

曲线206表示当平均电感器电流(例如由线210表示)大于iavg(例如iload/4)时的电感器电流il，且曲线208表示当平均电感器电流(例如由线212表示)小于iavg时的电感器电流。当平均电感器电流大于iavg(例如iload/4)时，电感器电流随着坡度m3增加，且当平均电感器电流小于iavg时，随着坡度m5增加。如所说明，坡度m3小于坡度m1，而坡度m5大于坡度m1。因此，在两种情况下(即当平均电感器电流大于iavg(例如iload/4时)，且当平均电感器电流小于iavg时)，电感器电流的平均值被朝iavg驱动，从而导致电感器电流跨多个转换器相位的平衡。

这至少部分地由上文关于图1所描述的寄生电阻导致。举例来说，当转换器相位具有比iavg大的平均电感器电流时，所述转换器相位形成跨其相应寄生电阻(例如图1的resr1)的较大平均电压降，这又减少电力冲程期间(例如当高侧晶体管102接通时)对应电感器上的电压，从而导致用于所述转换器相位的平均电感器电流的减小。换句话说，坡度m3小于坡度m1和坡度m5，因为归因于较高的电感器电流和寄生电阻上的电压降的所得增加，对应电感器上存在较少的电压。

同样地，对于具有比iavg小的平均电感器电流的相位，所述相位将在寄生电阻上形成较小的平均电压降，这将接着允许电力冲程期间所述电感器的较多电压，且因此较多的伏-秒，从而导致平均电感器电流的增加。因此，寄生电阻上所形成的电压越大，作为图1所示的vin与vout之间的总电压差的百分比，电流将越快在不同转换器相位之间平衡。

图3是说明根据本公开的某些方面的实例dc/dc转换器100的四个转换器相位随时间推移的实例电感器电流的曲线图300。最初，dc/dc转换器100的仅单个相位以极少负载电流iload活动，接着是时间302处所有四个相位的激活，这与iload的增加一致。如所说明，在约六个循环中，归因于如先前论述的寄生电阻的效应，不同相位的电感器电流变得相当平衡。

本公开的某些方面实现dc/dc转换器100的不同转换器级的对应组件的这些寄生电阻的匹配，以促成自动相电流平衡。举例来说，可使转换器相位之间的对应组件寄生电阻匹配，并设计成具有充足的寄生电阻来实现相电流平衡。换句话说，可使寄生电阻rds1、rds2、rds3和rds4匹配，且可使rds5、rds6、rds7、rds8匹配，和/或可使resr1、resr2、resr3和resr4匹配(例如在某一所要容差内，例如±5％)。在某些方面，寄生电阻的匹配可延伸到半h型桥接器和/或电感器的布线电阻，如果这些电阻与晶体管电阻和电感器的esr相比可观的话。

在某些方面，每一转换器相位的电流可受限。举例来说，当高侧晶体管接通时，可监视转换器相位中的每一者的高侧晶体管(例如晶体管102、104、106或108)上的电压，且可控制转换器相位的电流。通过每相电流限制可防止任何相位的电感器电流变得太大，且防止任何相位发生电流扰乱。本公开的某些方面还实现不同转换器相位之间的工作循环的匹配。举例来说，还可使用以驱动不同转换器级的脉冲宽度调制(pwm)信号的工作循环匹配，以促成自动相电流平衡。

图4说明根据本公开的某些方面的包含dc/dc转换器100的反馈路径的电路400。如所说明，反馈路径包含不同的pwm信号调制器402，针对dc/dc转换器100的转换器级中的每一者一个。可使用脉冲宽度调制(pwm)锁存器422(例如设定-复位(sr)锁存器)和比较器424来实施pwm信号调制器中的每一者。

电路400还包含电压调节器406(例如实施为异步瞬态响应加速器(tra))以及比较器408和409。比较器409监视输出节点126处的电压，且检测输出电压vout是否正下垂。如果vout下垂到低于下阈值电压vthlow，那么比较器409发信号通知电压调节器406将电流供应到输出节点126，以便增加输出电压vout。

在某些方面，可在具有裕度的情况下，将vthlow设定为低于输出节点126处的最小纹波电压偏移，以防止骚扰性跳闸以及将对dc/dc转换器100的效率具有的负面影响。此外，比较器408还可将输出电压与较高阈值电压(vthhi)进行比较，其中vthhi大于vthlow。如果输出电压超出vthhi，那么比较器408可发信号通知电压调节器406，以吸收来自输出节点126的电流，从而降低输出电压，或以其它方式停止电流到输出节点126的任何供应。在某些方面，电压调节器406还可接收来自时钟和斜坡产生器420的时钟信号(vclk)。时钟和斜坡产生器420可产生pwm信号调制器402的斜坡相位(例如三角形波)，且可向pwm信号调制器402的pwm锁存器提供时钟相位来用于同步。

在某些方面，负载电容器cload可包含寄生电感404(例如等效串联电感(esl))，其在大小足够大的情况下，可干扰相电流平衡过程。这是寄生电感404导致的输出节点126处的铃流电压的结果。因此，减少电容器cload中的寄生电感404会降低铃流电压。在某些方面，电容器cload可在芯片外实施，在此情况下，寄生电感404也在芯片外。每一电感器的纹波电流可流经寄生电感404，从而导致输出节点126处的额外纹波电压。

如果pwm信号调制器402所产生的相位信号恰当地且均匀地经移相，那么寄生电感404上所形成的纹波电压的大小可减小。因此，相位驱动信号可相对于彼此保持经均匀地移相。寄生电感404所形成的额外纹波电压与归因于组合的电感器电流为负载电容cload充电和放电而产生的纹波电压相加。

在某些方面，电路400的反馈路径可包含误差放大器410。误差放大器410产生信号vcomp，其表示输出电压vout与参考电压之间的误差。接着调整用以驱动dc/dc转换器100的pwm信号的工作循环，直到输出电压vout约等于参考电压vref为止。

在一些情况下，误差放大器410可具有高频路径，其允许高频信号(例如纹波电压)干扰误差放大器410的输出，这接着改变个别pwm信号调制器输出的时序，从而使相位驱动信号之间的相移不均匀，且导致较大的纹波电压。归因于高频潜路径，较大的纹波电压再次影响误差放大器410的输出处的电压，从而进一步干扰个别pwm信号调制器的时序。这大约在dc/dc转换器100的切换频率处导致总反馈回路的干扰，其可干扰自动相电流平衡。

本公开的某些方面提供一或多个高频(hf)滤波器，以滤除这些高频信号，防止影响pwm信号调制器402。举例来说，电路400可包含误差放大器410的输入处的hf滤波器412(例如低通滤波器)，和/或误差放大器410的输出处的电阻性元件414(例如有效地，hf滤波器)，如所说明。在某些方面，hf滤波器412可为使用电阻器r4和电容器c4实施的第一阶低通滤波器，如所说明。当结合pwm信号调制器402的比较器的输入电容操作时，电阻性元件414提供额外hf滤波。

在某些方面，可将hf滤波器412的截止频率(例如-3db频率)设定为低于dc/dc转换器100的切换频率，但高于误差放大器410的0db交越频率。举例来说，对于140mhz的转换器切换频率以及1.7mhz的误差放大器410的0db交越频率，可使用25mhz的滤波器频率来抑制原本将潜行穿过误差放大器410的信号分量的频率，且允许产生具有所要相移的个别相位驱动信号。这反过来可降低输出纹波电压，这减小了hf输出纹波的振幅，且可允许自动相电流平衡发生。

电压调节器406与dc/dc转换器100并联工件，以调节输出电压，因为dc/dc转换器100的反馈回路可能不够快来操控满刻度负载步长所导致的下垂。使误差放大器410更快来操控此类瞬变可加重hf潜路径问题。因此，本公开的某些方面提供在足够高于误差放大器410的0db交越频率的频率下操作的dc/dc转换器100，以允许hf滤波器(例如hf滤波器412和/或电阻性元件414)的插入，且接着将下垂减轻移交给并联调节器，例如电压调节器406。当无法使电容器cload足够大以充分减轻输出电压vout的下垂时，此技术可尤其有用。

如所论述，本公开的某些方面实现将dc/dc转换器100的各种转换器相位设定为具有匹配的电感(例如在某一所要容差内，例如在±1％到±4％的范围内)，电感器和半h型桥接器驱动器中的匹配的寄生电阻，以及匹配pwm信号调制器中的组件，以匹配为dc/dc转换器100的转换器相位提供的pwm信号的工作循环。另外，反馈路径中包含hf滤波器实现了恰当的相位产生和工作循环匹配。

图5是说明根据本公开的某些方面的用于制造多相电压转换器的实例操作500的流程图。操作500可由制造设施执行，其可例如包含半导体处理腔室。

操作500可在框502处开始，通过将第一开关(例如晶体管102)安置在多相电压转换器的第一输入节点(例如提供输入电压vin的节点)与多相电压转换器的输出节点(例如输出节点126)之间，所述第一开关具有第一电阻(例如寄生电阻rds1)，且在框504处，将第一电感元件(例如电感器110)安置在所述第一开关与输出节点之间，所述第一电感元件具有第二电阻(例如esrresr1)。在框506处，可将第二开关(例如晶体管104)安置于多相电压转换器的第二输入节点(例如提供输入电压vin的节点)与输出节点之间，所述第二开关具有第三电阻(例如寄生电阻rds2)，且在框508处，可将第二电感元件(例如电感器112)安置于第二开关与输出节点之间，所述第二电感元件具有第四电阻(例如esrresr2)。在本公开的某些方面，第一电阻与第三电阻可匹配，和/或第二电阻与第四电阻可匹配。

在某些方面，第一电感元件和第二电感元件的电感可匹配。在一些情况下，操作500还可包含：将第三开关(例如晶体管118)安置在第一参考电位节点与耦合到第一开关且耦合到第一电感元件的第一切换节点之间，所述第三开关具有第五电阻(例如寄生电阻rds5)；以及将第四开关(例如晶体管120)安置在第二参考电位节点与耦合到第二开关且耦合到第二电感元件的第二切换节点，所述第三开关具有第六电阻(例如寄生电阻rds6)，其中所述第五电阻和所述第六电阻匹配。

图6是说明根据本公开的某些方面的用于电压转换的实例操作600的流程图。操作600可由电路执行，例如图4的电路400。

操作600可在框602处开始，通过使用耦合到输出节点的至少两个转换器级，在多相电压转换器的输出节点处产生输出信号，且在框604处，用高频滤波器对输出信号进行滤波产生经滤波信号。在框606处，所述电路将经滤波信号与参考信号进行比较，且在框608处，基于所述比较产生用于所述至少两个转换器级的驱动信号。在某些方面，所述比较包括基于经滤波信号与参考信号之间的比较来产生比较信号(例如信号vcomp)。在此情况下，操作600还包含对比较信号的高频分量进行滤波以产生另一经滤波信号，其中所述驱动信号是基于其它经滤波信号产生。在一些情况下，驱动信号包括具有匹配的工作循环的脉冲宽度调制(pwm)信号。

如本文所论述的寄生效应的匹配促进自动相电流平衡。可将所述寄生效应匹配到容差(例如±5％)内，但使寄生效应与较紧的容差匹配提供相电流平衡的更进一步的改进。

在一些配置中，术语“通信(communicate)”、“通信(communicating)”和/或“通信(communication)”可指“接收(receive)”、“接收(receiving)”、“接收(reception)”和/或其它相关或合适的方面，而不一定脱离本公开的范围。在一些配置中，术语“通信(communicate)”、“通信(communicating)”、“通信(communication)”可指“发射(transmit)”、“发射(transmitting)”、“发射(transmission)”和/或其它相关或合适的方面，而不一定脱离本公开的范围。

在本公开内，词语“示范性”用于表示“充当实例、例子或说明”。本文中描述为“示范性”的任何实施方案或方面不一定应解释为比本公开的其它方面优选或有利。同样，术语“方面”不要求本公开的所有方面包含所论述的特征、优点或操作模式。术语“耦合”在本文中用于指两个物体之间的直接或间接耦合。举例来说，如果物体a物理地接触物体b，且物体b接触物体c，那么物体a和c仍可被视为耦合到彼此，即使它们不直接物理地接触彼此仍是这样。举例来说，第一物体可耦合到第二物体，即使第一物体永不直接物理地接触第二物体也如此。术语“电路”和“电路系统”被广泛地使用，意在包含当连接和被配置时实现本公开中描述的功能的性能的电装置和导体的硬件实施方案，而不限于电子电路的类型。

本文中所说明的组件、步骤、特征和/或功能中的一或多者可重新布置和/或组合成单个组件、步骤、特征或功能或在若干组件、步骤或功能中实施。在不脱离本文中公开的新颖特征的情况下，还可添加额外元件、组件、步骤和/或功能。本文中说明的设备、装置和/或组件可被配置成执行本文中所描述的方法、特征或步骤中的一或多者。本文中所描述的新颖算法还可有效地实施于软件中和/或嵌入于硬件中。

应理解，所公开的方法中的步骤的特定次序或层级是示范性过程的说明。基于设计偏好，应理解，可重新排列方法中的步骤的特定次序或层级。随附的方法权利主张以样本次序呈现各种步骤的元素，且除非本文中特定叙述，否则其不打算限于所呈现的特定次序或层级。

提供先前的描述来使所属领域的技术人员能够实践本文中所描述的各个方面。对这些方面的各种修改对于所属领域的技术人员来说将容易显而易见，并且本文中定义的一般原理可适用于其它方面。因此，所附权利要求书无意限于本文中所示的方面，而是将被赋予与所附权利要求书的语言一致的完整范围，其中以单数形式提及元件无意表示“有且仅有一个”(除非明确地这样叙述)，而是表示“一或多个”。除非另外特别地陈述，否则术语“一些”是指一或多个。指项目列表“中的至少一个”的短语是指那些项目的任何组合，包含单个成员。

如本文所使用，涉及项目列表中的“至少一者”的短语是指那些项目的任何组合，包含单个成员。作为实例，“a、b或c中的至少一者”意在涵盖a、b、c、a-b、a-c、b-c和a-b-c，以及与倍数个同一元素的任何组合(例如，a-a、a-a-a、a-a-b、a-a-c、a-b-b、a-c-c、b-b、b-b-b、b-b-c、c-c和c-c-c，或a、b和c的任何其它排序)。

所属领域的一般技术人员已知或日后将知晓的贯穿本公开而描述的各种方面的元件的所有结构和功能等效物以引用的方式明确地并入本文中，且既定由所附权利要求书涵盖。此外，本文所公开的任何内容均不希望奉献给公众，无论权利要求书中是否明确地陈述此公开。除非使用短语“用于…装置”明确叙述权利要求项要素，或在方法项的情况下，使用短语“用于…的步骤”叙述所述要素，否则不依据35u.s.c.§112(f)的规定来解释所述要素。

将通过各种块、模块、组件、电路、步骤、过程、算法等(统称为“元件”)在以下详细描述中描述且在附图中说明这些设备和方法。这些元件可使用硬件、软件或其组合来实施。此类元件是实施为硬件还是软件取决于特定应用和强加于整个系统的设计约束。