一种非隔离型大降压比的DC-DC转换器的制作方法

本发明涉及一种dc-dc转换器，具体涉及一种非隔离型大降压比的dc-dc转换器。

背景技术：

电力电子技术是国民经济和国家安全领域的重要支撑技术，是实现节能环保和提高人们生活质量的重要技术手段。高效率和高质量的电能变换是电力电子技术发展的终极目标。本发明是基于开关电容和开关电感的基本理论，设计出了全新的非隔离型大降压比的dc-dc转换器。非隔离大变比dc-dc转换器现在广泛应用于直流分布式系统、便携式电子设备、通信系统和电压调节模块等。特别是在数据中心的电压调节模块，随着人工智能、大数据和云计算的快速发展，数据中心的能源消耗逐年增加，高性能多核cpu朝着更低电压(<1v)和更高的电流(>200a)。数据中心现存的12v直流母线电压有着更高的线路损耗，更高的48v直流母线电压正在发展并已经应用在工业领域中，学术界和工业界表示未来将发展400v母线电压，供电电源将发展新型的大变比拓扑，这类新型拓扑具有高效率，体积小及重量轻等特点。传统的buck电路已经不适合应用在这些极大的降压比领域，由于极度小的占空比使得开关损耗急剧增大。发展大变比的电力电子拓扑是不可避免的趋势。

目前存在的大降压比的dc-dc拓扑主要分为两类：

隔离型大降压比dc-dc转换器，这类转换器基于变压器变比实现大变比，这类拓扑有llc，反激电路等；

非隔离大降压比dc-dc转换器，这类转换器基于耦合电感，开关电容及两级拓扑等。

隔离型的拓扑已经普遍应用在目前的工业领域，但由于存在的变压器，功率密度和体积无法做的很小，这也限制了隔离性dc-dc拓扑的发展。非隔离拓扑在未来是一个非常好的候选，已经获得了很大的关注，基于耦合电感原理的非隔离拓扑也是靠匝比降压，其实质跟隔离型变压器一样的；两级拓扑目前已被工业界和学术界普遍认可，但两级拓扑有着大量的有源器件，通常第二级拓扑的损耗非常大；基于开关电容的dc-dc拓扑利用电容作为储能元件来实现变比，由于无磁件，其拓扑体积小，重量轻及高效率等优势。但缺点也很明显，拓扑结构决定了其电压变比，随着电压变比越大，其开关电容数量和有源开关管数量也越多，因此单纯的开关电容拓扑并不适合大变比降压应用领域。

技术实现要素：

本发明的目的在于克服上述现有技术的缺点，提供了一种非隔离型大降压比的dc-dc转换器，该转换器中器件的数目较少，能够适用于大变比降压应用领域。

为达到上述目的，本发明所述的非隔离型大降压比的dc-dc转换器包括电源、开关电容单元及开关电感单元，其中，所述开关电容单元包括第一开关管、第二开关管、第三开关管、第一电容及第二电容，所述开关电感单元包括第一电感、第二电感、第四开关管及第五开关管；

电源的正极与第一开关管的一端相连接，第一开关管的另一端与第二电容的一端及第二开关管的一端相连接，第二开关管的另一端与第一电容的一端、第二电感的一端及第五开关管的一端相连通，第二电感的另一端与第四开关管的一端及负载的一端相连接，第五开关管的另一端与第一电感的一端及负载的另一端相连接，第一电感的另一端与第四开关管的另一端、第二电容的另一端及第三开关管的一端相连接，第三开关管的另一端及第一电容的另一端与电源的负极相连接。

负载由并联连接的第三电容及电阻组成。

第一开关管、第二开关管、第三开关管、第四开关管及第五开关管均为有源开关管。

第一开关管、第二开关管、第三开关管、第四开关管及第五开关管均为mos管。

当第一开关管、第四开关管及第五开关管导通时，第二开关管及第三开关管关断时，第一电容与第二电容串联充电，第一电感与第二电感并联放电给负载。

当第一开关管、第四开关管及第五开关管关断，第二开关管及第三开关管导通时，第一电容与第二电容并联放电给第一电感、第二电感及负载，第一电感与第二电感串联连接，从而将能量存储在第一电感及第二电感中。

本发明具有以下有益效果：

本发明所述的非隔离型大降压比的dc-dc转换器包括五个开关管、两个电容及两个电感，与同类型的非隔离型dc-dc转换器相比，器件的数目较低，能够适用于大变比降压应用领域，转换器的体积较小，拓扑的功率密度较高，且在工作时，本发明所述的转换器仅存在两个工作状态，工作原理较为简单。

进一步，各开关管均选用有源开关管具有低电压应力的特点，利于降低损耗。

附图说明

图1为本发明的结构示意图；

图2为第一种状态时本发明的电流流向图；

图3为第二种状态时本发明的电流流向图；

图4为本发明的工作波形图；

图5为本发明的闭环控制策略示意图；

图6为占空比d与开关管电压应力的关系图；

图7为输入输出电压仿真波形图；

图8为开关管电压应力仿真波形图；

图9为开关电容电压仿真波形图。

具体实施方式

下面结合附图对本发明做进一步详细描述：

参考图1，本发明所述的非隔离型大降压比的dc-dc转换器包括电源uin、开关电容单元及开关电感单元，其中，所述开关电容单元包括第一开关管s1、第二开关管s2、第三开关管s3、第一电容c1及第二电容c2，所述开关电感单元包括第一电感l1、第二电感l2、第四开关管s4及第五开关管s5；电源uin的正极与第一开关管s1的一端相连接，第一开关管s1的另一端与第二电容c2的一端及第二开关管s2的一端相连接，第二开关管s2的另一端与第一电容c1的一端、第二电感l2的一端及第五开关管s5的一端相连通，第二电感l2的另一端与第四开关管s4的一端及负载的一端相连接，第五开关管s5的另一端与第一电感l1的一端及负载的另一端相连接，第一电感l1的另一端与第四开关管s4的另一端、第二电容c2的另一端及第三开关管s3的一端相连接，第三开关管s3的另一端及第一电容c1的另一端与电源uin的负极相连接，其中，负载由并联连接的第三电容co及电阻r组成。

第一开关管s1、第二开关管s2、第三开关管s3、第四开关管s4及第五开关管s5均为有源开关管，具体的，第一开关管s1、第二开关管s2、第三开关管s3、第四开关管s4及第五开关管s5均为mos管。

设忽略各开关管之间的死区，且第一电容c1与第二电容c2的电容值相同，第一电感l1与第二电感l2的电感值相同；

参考图1，当第一开关管s1、第四开关管s4及第五开关管s5导通时，第二开关管s2及第三开关管s3关断时，第一电容c1与第二电容c2串联充电，第一电感l1与第二电感l2并联放电给负载。

根据kvl定理得出：

vin＝2vc+vo(1)

vl＝vo(2)

参考图2，当第一开关管s1、第四开关管s4及第五开关管s5关断，第二开关管s2及第三开关管s3导通时，第一电容c1与第二电容c2并联放电给第一电感l1、第二电感l2及负载，第一电感l1与第二电感l2串联连接，从而将能量存储在第一电感l1及第二电感l2中。

根据kvl定理得出：

vc＝2vl+vo(3)

根据电感元件的伏秒平衡特性，根据公式(2)和(3)，得：

结合公式(1)、(2)、(3)和(4)，求解得本发明的电压增益m为：

图4为本发明的工作波形图，各元器件电压应力基于上述理论分析，根据kvl定理得出第一开关管s1、第二开关管s2、第三开关管s3、第四开关管s4及第五开关管s5所承受的电压应力为：

vs1＝vin-vc2(6)

vs2＝vin-vc2(7)

vs3＝vin-vc1(8)

vs4＝vs5＝vl-vo(9)

基于公式(3)和(5)，得电容电压应力表达式为：

基于公式(3)和(5)，得电感电压应力表达式为：

将式(10)代入式(6)、(7)、(8)和(9)中，得开关管的电压应力为：

本发明的设计步骤为：

1)有源器件的选取：第一开关管s1、第二开关管s2、第三开关管s3、第四开关管s4及第五开关管s5的耐压选取根据表达式(12)和(13)，考虑实际电路上面的寄生参数和电压尖峰，因此开关管的选择至少2倍于管子所承受的电压应力，根据理论可得，第一开关管s1、第二开关管s2、第三开关管s3、第四开关管s4及第五开关管s5所承受的电压应力随着占空比增加而减少，如图6所示，因此考虑用开关管所承受最大的电压应力为基准；

2)电容的选取：第一电容c1及第二电容c2在能量传递过程中起到非常重要的作用，为减少传递过程中的损耗，第一电容c1及第二电容c2的类型选择陶瓷电容，因为陶瓷电容具有更低的串联等效电阻，第一电容c1及第二电容c2选取电解电容，因为电解电容的容值较大，以减少输出电压纹波；

3)电感的选取：拓扑选取环形电感磁芯，因为环形电感在理论上无漏感，磁芯材料选取铁氧体磁芯，因为铁氧体相对于合金磁粉芯具有更好的磁导率和更低的铁损，电感绕组采用利兹线实现；

4)基于上述的运行原理及理论分析，使用dsp28335实现新型拓扑的pwm控制策略，如图5所示，用采样电阻采样输出电压，然后与参考值相减，经过pi算法调节后，生成pwm波用驱动电路，驱动芯片型号为ucc21520，送给第一开关管s1、第二开关管s2、第三开关管s3、第四开关管s4及第五开关管s5中；

5)用matlab仿真软件建立本发明，输入电压为100v，输出电压为12v，占空比为0.571，功率60w，图6至图9为拓扑的仿真模型，与理论分析达成一致。