基于氮化镓器件有源箝位反激式AC-DC变换器的数字控制装置的制作方法

本发明属于开关电源控制技术领域，具体涉及一种基于氮化镓器件有源箝位反激式ac-dc变换器的数字控制装置。

背景技术：

交流-直流转换是最基本的电能变换形式之一，它广泛应用于手机充电器、笔记本适配器中，完成输入交流电到输出直流电的任务；反激变换器由于其拓扑简单、元器件少等特点，在ac-dc适配器中使用非常广泛。图1为反激变换器的电路结构示意图，中间的变压器t1不仅能够满足安规隔离要求，而且实现能量的转换；在开关管q1导通时，变压器t1储存能量，输出二极管d0反偏截止；q1关断时，变压器t1原边电感被箝位，能量通过d0向输出传送，为负载提供直流电。一般情况下，由于变压器漏感lr影响，需要rcd箝位吸收电路来抑制q1漏端尖峰电压。

近年来，随着市场对于ac-dc电源适配器小型化的要求日益增长，同时快速充电标准对适配器输出功率的提高，提高ac-dc电源适配器功率密度是急需解决的议题。而提升整个电源的开关频率，可以有效减少很多无源器件体积，从而增大功率密度，然而在传统反激变换电路中提高开关频率，会存在一些难以克服的缺点：第一，q1和d0传统情况下均是基于硅的器件，在高频情况下，尤其对于q1，其开关损耗会急剧增加，效率会大大降低；第二，rcd吸收电路每个周期均消耗漏感能量达到对q1漏端电压箝位的目的，当变换器工作在高频(mhz)时，该部分电路也会消耗较大的损耗；第三，无源rcd电路在高频时还会引起高emi问题。

因此，针对上述电路缺点，基于氮化镓器件的有源箝位反激拓扑在高频中替代传统反激电路，如图2所示，其在传统反激电路基础上，额外增加一个箝位管q2，与一电容构成箝位支路；主功率管q1导通与传统反激工作原理一致，在q1关断后，经过一段死区时间打开q2，漏感能量会被吸收到箝位电容中，随着漏感电流反向，部分能量就会被传递到副边，进而给负载供电；由于输出功率一般都较大，因此副边使用q3作为同步管，达到同步整流目的。因为整个变换器工作在高频下，为减少管子的开关损耗，q1、q2、q3开关管均使用栅极电荷、输出电容均很小的氮化镓器件，保证开关管损耗最低。

图2所示的有源箝位电路除了可以减小高频箝位电路损耗，而且可以实现原边两个管子q1、q2零电压开关，进一步减少开关管的开关损耗。图3显示了有源箝位电路正常工作时的关键节点波形，在主功率管q1关断后，原边电流对q1、q2寄生电容csw充电，vsw电压上升，当超过vin+nvo后，打开箝位管q2，此时q2零电压开通(zvson)；同理，在q2关断后，vsw电压下降，在电压过零后，打开q1，实现q1零电压开通。

图3所示的驱动信号pwml和pwmh为互补状态，存在两段死区时间ta和tb，在这两段时间内，氮化镓器件会反向导通，氮化镓器件由于其特性反向导通电压是传统硅器件的三倍多，若死区时间过长，会引起较高的反向导通损耗。因此，文献1[l.xueandj.zhang,"activeclampflybackusingganpowericforpoweradapterapplications,"2017ieeeappliedpowerelectronicsconferenceandexposition(apec),tampa,fl,2017,pp.2441-2448.]提出一种基于模拟方案的固定死区时间方案，该方案在任意输入以及负载条件下均保持固定死区时间长度，避免过长的长度导致高损耗现象，该方案忽略了不同输入和负载对两段死区时间的影响，因此在某一输入和负载情况下会出现死区时间过长情况，对效率有恶化。文献2[s.tang,j.xiandl.he,"agan-basedmhzactiveclampflybackconverterwithadaptivedualedgedeadtimemodulationforac-dcadapters,"iecon2017-43rdannualconferenceoftheieeeindustrialelectronicssociety,beijing,2017,pp.546-553.]在文献1的基础上提出了一种双边沿调制死区时间长度的方案，该方案通过采样输入和负载信息，计算理想的死区时间，从而根据不同输入和负载自适应调整死去时间长度，但该方案采用模拟技术设计方案，会使得计算结果容易受工艺、温度、变量影响，进而死区时间长度不能保持较为准确的计算结果，造成损耗。无论文献1还是文献2，其调节死区时间长度均存在一个弊端；且文献1与文献2均为定频控制，负载越轻，其原边电感逆电流越大，氮化镓器件反向导通电压也会随之变大，这会急剧加大氮化镓器件反向导通损耗。因此，急需一种方案可以改善以上缺点。

为了改善变换器整个负载情况下的效率，通常会在轻负载下加入burst(猝发)模式优化效率；输出负载若变轻，则会跳过一定周期，负载越轻，跳过的周期越多，等效的工作频率降低，达到轻载效率优化的目的；此时，在每个burst模式结束的第一个周期，q1管将会失去零电压导通特性，因为在burst模式中，系统工作在dcm模式，vsw点电压会因为励磁电感lm和寄生电容csw谐振而震荡，此时q1管导通，vsw电压从高压拉到零电压，是硬开关的表现方式，会有较高的开关损耗，恶化轻载效率。因此，如何在轻载burst情况下保持有源箝位软开关特性，也是研究的重点。

技术实现要素：

鉴于上述，本发明提供了一种基于氮化镓器件有源箝位反激式ac-dc变换器的数字控制装置，该装置可以实现任意输入输出条件下开关管的零电压导通，同时优化死区时间，轻载效率，可大幅度提高整个电源系统的效率。

一种基于氮化镓器件有源箝位反激式ac-dc变换器的数字控制装置，所述反激式ac-dc变换器中新增了一块电压检测电路，其包含mos管q3、二极管d0以及电容c1，mos管q3的漏极与变换器中主功率管q1的漏极相连，主功率管q1的源极与采样电阻rs的一端相连，mos管q3的栅极接5v恒定电压，mos管q3的源极与二极管d0的阴极以及电容c1的一端相连，二极管d0的阳极与电容c1的另一端以及采样电阻rs的另一端相连并接地；

所述数字控制装置通过采集变换器的输入电压vin和输出电压vout、电容c1两端电压vsws、采样电阻rs两端电压vpk，通过信号处理方式产生并输出两路驱动信号pwml和pwmh用以分别控制变换器中的主功率管q1和箝位管q2。

进一步地，所述数字控制装置包括数字环路控制模块、下降沿死区时间控制模块、上升沿死区时间计算模块、轻载burst控制模块、tc时间计算模块、zvs检测模块、逆电流箝位控制模块以及三个与门h1～h3和两个rs触发器u1～u2。

进一步地，所述数字环路控制模块用于对变换器的输出电压vout进行ad采样，并对给定参考电压减去输出电压vout后得到的电压误差信号进行pid或pi控制，进而对控制得到的数字量进行数模转换得到相应的方波信号，提取该方波信号下降沿时刻，从而输出pwml的关断沿信号pwmlr。

进一步地，所述下降沿死区时间控制模块用于提取pwmh的关断沿信号pwmhr并对其进行延迟控制，输出脉冲信号pwmls1用以置位主功率管q1的驱动信号pwml。

进一步地，所述上升沿死区时间计算模块根据输出电压vout、输入电压vin、电压vpk通过以下公式计算死区时间长度ta，进而对关断沿信号pwmlr延迟ta后输出脉冲信号pwmhs1，用以置位箝位管q2的驱动信号pwmh；

其中：r为采样电阻rs的阻值，n为变换器中反激式变压器的匝比，csw为主功率管q1漏极处的寄生电容。

进一步地，所述轻载burst控制模块采样输出电压vout并对其进行迟滞比较，从而输出一组方波信号burst_flag，用以判定变换器是否进入burst模式。

进一步地，所述tc时间计算模块用于对方波信号burst_flag进行延迟控制，输出pwmh的复位信号pwmhr2。

进一步地，所述zvs检测模块获取驱动信号pwml，在pwml每个导通沿时刻采样电容c1两端电压vsws作为输出信号zvs并维持一个开关周期。

进一步地，所述逆电流箝位控制模块根据信号zvs、输入电压vin、输出电压vout、驱动信号pwml以及pwmh的导通沿信号pwmhs，先通过以下公式计算时长toff1，然后对导通沿信号pwmhs延迟toff1后输出脉冲信号toff1_r，进而对脉冲信号toff1_r延迟n×tk后输出；

其中：ton为一个开关周期内驱动信号pwml的导通时长，n为变换器中反激式变压器的匝比，tk为预设的单位延时常量，n具有一个初始值且在驱动信号pwmh的导通沿时刻进行+1或-1，即当信号zvs高电平时+1，低电平时-1。

进一步地，所述与门h1的两个输入端分别接下降沿死区时间控制模块和tc时间计算模块的输出端，与门h2的两个输入端分别接上升沿死区时间计算模块和轻载burst控制模块的输出端，与门h3的两个输入端分别接tc时间计算模块和逆电流箝位控制模块的输出端，rs触发器u1的r端与数字环路控制模块的输出端相连，rs触发器u1的s端与与门h1的输出端相连，rs触发器u2的r端与与门h3的输出端相连，rs触发器u2的s端与与门h2的输出端相连，rs触发器u1和u2的输出端分别输出驱动信号pwml和pwmh。

本发明所采用的电路结构及其数字控制方式，相比于传统反激结构，变压器漏感能量被箝位电路吸收并传输到副边输出端，有效降低了吸收电路损耗，进而整个转换器可以工作在高频(mhz)情况下；同时，本发明应用氮化镓器件，自适应调节逆电流大小，使得开关管恰好零电压导通，进一步降低氮化镓器件反向导通损耗；此外，本发明配备轻载条件下burst优化技术，整个系统在任意负载条件下均能维持高效率，装置应用在电源适配器中可大幅度提高功率密度和效率。因此，本发明具有以下有益技术效果：

1.本发明可以消除因漏感引起的功率管漏端电压振荡。

2.本发明可以降低高频情况下吸收回路的损耗。

3.本发明能够在不同输入线电压(vac90-vac260)和负载情况下均能实现主功率管和箝位管的恰好零电压开通。

4.本发明能够在低负载(小于等于60％满载)情况下等效降低工作频率，提高效率。

5.本发明在低负载进入轻载优化情况下，仍能实现主功率管和箝位管的恰好零电压开通。

附图说明

图1为传统反激式变换器的电路结构示意图。

图2为有源箝位反激式变换器的电路结构示意图。

图3为有源箝位反激式变换器电路中关键节点信号的波形示意图。

图4为有源箝位反激式变换器工作在轻载burst模式下的关键节点信号波形示意图。

图5为本发明有源箝位反激式变换器及其数字控制装置的结构示意图。

图6为本发明数字控制装置中逆电流箝位控制模块的结构示意图。

图7为本发明有源箝位反激式变换器工作在轻载burst优化模式下的波形示意图。

图8为本发明数字控制装置中数字环路控制模块的结构示意图。

具体实施方式

为了更为具体地描述本发明，下面结合附图及具体实施方式对本发明的技术方案进行详细说明。

图2为本发明基于传统反激变换器的有源箝位反激电路的功率拓扑，包含一个原边主功率管q1以及一个箝位管q2，q1与q2管均使用氮化镓器件；其中主功率管的开关信号是pwml，箝位管的开关信号是pwmh，两者是互补并留有一定死区时间。

图3显示了该拓扑的关键节点波形，当pwml为高时，q1导通，原边电流上升，变压器储存能量，此时输出整流管q3关断，输出电容co向负载ro提供能量。当q1关断后，原边电流对sw点节电容充电，开关节点电压vsw上升，当电压上升到vin+nvo时，若pwmh为高，则q2导通，此时实现了箝位管q2的零电压导通。在q2导通期间，原边开始谐振，由于此时励磁电感两端电压被箝位至nvo，不参与谐振，参与谐振的只有漏感lr以及箝位电容cc。如果合理设计lr与cc的值，漏感电流ilr会在一定时间后与励磁电感电流ilm触碰，此时副边电流为零，若关断副边整流管，则可实现副边整流管的零电流关断；同时关断箝位管q2，由于漏感电流ilr为逆电流，sw节点寄生电容被抽取电荷，vsw电压开始下降，如果在q2关断时的漏感电流足够逆，则可使得vsw电压下降至零以下，此时打开主功率管q1，则可实现q1的零电压导通。

图5为本发明装置结构框图，包括功率拓扑以及数字控制部分，除了与传统反激装置相仿的输入滤波、整流桥、输入母线电容cin、变压器t1、输出电容co及负载ro，还包括本发明特有的电压检测电路以及数字控制装置，电压检测电路包含mos管q3、二极管d0以及电容c1。图5中输入电压vin通过电阻r1和r2分压得到，将高电压转成数字控制装置可以处理的信号；输出电压vout通过变压器t1的辅助绕组t0获取，在主功率管q1关断期间，辅助绕组t0异名端电压反映了输出电压，再通过电阻r3与r4分压，即可获得数字控制装置能够处理的输出电压vout。

如图5所示，该数字控制装置利用电阻rs采样峰值励磁电流得到相关电压vpk，利用电阻r1与r2获取输入电压vin，利用辅助绕组t0及反馈电阻r3与r4获取输出电压vout，利用检测vsw电压电路中齐纳二极管d0阴极电位vsws获取当前周期主功率管q1是否零电压导通信息，并将这些电压值输入数字控制装置，通过数字处理产生输出两路驱动信号pwml和pwmh。

图5中的上升沿死区时间计算模块用来处理ta时间长度，箝位管q2能否零电压导通取决于第一段死区时间ta大小，该时间长度由输入电压vin、输出电压vout以及采样到的峰值电压vpk决定，根据以下公式计算出该时间长度，作为死区时间ta大小，则在任意工况下均能实现箝位管q2零电压导通。

其中：csw是sw点所有的寄生电容。

图6显示了本发明中的数字控制装置对q2关断时的逆电流箝位过程原理，若不加逆电流箝位技术，则在越轻的负载，逆电流越大，对氮化镓器件反向导通器件损耗越高；因此，本发明中的数字控制装置能够对逆电流起到箝位作用。如图6所示，在每次主功率管q1导通时，会对q1是否零电压导通进行判断，zvs_flag信号为高，则表明q1漏端电压在承受高电压时导通，为低则表明q1导通时vsw电压为0，则成功零电压导通。up/down计数器会在相应的时钟信号上升沿根据zvs_flag高还是低进行加法或减法计数，当zvs_flag高时，计数器进行加法计数，计数器输出的数字信号q[n]变大，会促使选通器选择延时更大的延时器，在下个周期便会增大q2管导通时间，让逆电流更负，寄生电容csw可以反向抽取更多电荷，vsw电压相对于上一个周期可以下降更多，使得q1更容易零电压导通。同理，当zvs_flag低时，计数器进行减法计数，计数器输出的数字信号s[n]变小，促使选通器选择延时更小的延时器，在下个周期减少q2导通时间，让逆电流减小，从寄生电容csw抽取电荷数变少，vsw电压相对上一个周期下降少，q1更不容易实现零电压导通；如此反复，直至逆电流维持到一个固定值恰好使得q1零电压导通。

为提高轻载效率，本发明数字控制装置会使得整个系统在轻载时，自动进入burst模式，图4显示了系统进入burst模式后相关的波形，当负载越轻时，输出电压vo会变高，vo会经过一个迟滞比较器，输出相信逻辑信号burst，若vo始终高于预设值，则burst信号会一直屏蔽主功率管q1的开关信号，同时箝位管q2开关信号也为0，整个系统工作在dcm模式，vsw会震荡。若vout低于预设值，则burst信号为高，q1开关信号不会被屏蔽，若不采取其他措施，则q1会在每次burst结束时高电压下导通，丢失零电压导通特征，产生损耗，如图4所示。本发明数字控制装置会在burst结束后q1导通之前，先导通箝位管q2，如图7所示，一旦导通q2，为了维持能量守恒，此时漏感电流会变负，具体逆电流大小由导通时间tc决定，当q2关断后，sw节点寄生电容csw被抽取电荷，vsw电压开始下降，当下降到0后，主功率管q1导通，变实现零电压导通。因此，本发明数字控制装置可以使得主功率管q1和箝位管q2在任意负载、任意情况下实现零电压导通，大幅度提高效率。

图8为本发明数字控制装置中数字环路控制模块的一种实施方式，采用数字环路控制是为了维持输出电压不变，并能灵活应对负载跳变；辅助绕组用来间接采样输出电压，其信息反应在电压vout上。本发明装置内部通过一个模数转换器，将模拟信号vout转成数字信号ad[n]，该数字信号与预设的参考数字信号进行相减，得到误差信号e[n]，该误差信号表明了当前周期输出电压与预定值差距，将该误差信号进行比例、积分、微分计算最后求和便可得到当前周期的占空比数字量(当然本发明中数字补偿器不仅限于pid计算，也可由pi计算替代完成)。为了保证数字系统不会出现极限环震荡现象，数字pwm调制器必须拥有较高的分辨率，若太高分辨率则会使得数字系统内部最基本的时钟信号频率很高；为了解决该问题，本发明数字控制采用数模转换器将数字量转成模拟量，再通过与预定的锯齿波作比较，便可得到维持输出预定值的主功率管q1的占空比信号，取其下降沿信息，输入到rs触发器u1重置位r端，便可关断主功率管q1，作为其关断信号。

上述对实施例的描述是为便于本技术领域的普通技术人员能理解和应用本发明。熟悉本领域技术的人员显然可以容易地对上述实施例做出各种修改，并把在此说明的一般原理应用到其他实施例中而不必经过创造性的劳动。因此，本发明不限于上述实施例，本领域技术人员根据本发明的揭示，对于本发明做出的改进和修改都应该在本发明的保护范围之内。