三相四线制PFC母线均压控制方法及装置与流程

本发明涉及充电技术领域，特别是涉及一种三相四线制pfc母线均压控制方法及装置。

背景技术：

随着新能源车辆的应用，纯电动汽车或混合动力汽车都逐渐得到了接受和理解。伴随着新能源车辆续航里程的增加，新能源车辆动力电池容量日益增长，提高充电效率以缩短充电等待时间是新能源车辆亟待解决的问题。

其中，车载充电机作为新能源车辆必不可少的核心零部件，伴随着新能源车辆的快速增长而飞速发展。车载充电机包含ac/dc交流直流转换器和dc/dc直流直流转换器为电动车动力电池提供能量。而三相交流输入的高功率充电器较单相交流输入充电机，可以大大缩小充电等待时间势必成为未来市场的主力军。

图1为三相四线制pfc(powerfactorcorrection功率因数校正)母线拓扑电路图，如图1所示，a线、b线、c线和n线为三相四线制的ac输入。其中，如图1所示，对a线、b线或c线各相线路来讲，ac输入电流从点1流向点2表示该相线路的ac电压处于正半周；ac输入电流从点2流向点1表示该相线路的ac电压处于负半周。c1为上电容，c2为下电容，n线接母线电容中点。l1、l2、l3为三相六开关升压电感。q1、q2、q3、q4、q5、q6为三相六开关pfc的开关管，其中，a线对应的上开关管为q1、a线对应的下开关管为q2；以此类推，b线对应的上开关管为q3、b线对应的下开关管为q4；c线对应的上开关管为q5、c线对应的下开关管为q6。如图1所示，在三相四线制的ac-dc交流直流转换器中，将n线接入母线电容中点并分别对三相进行脉冲控制实现三相pfc时，会存在母线电压不平衡。

技术实现要素：

基于此，有必要针对三相四线制pfc母线拓扑电路中存在的母线电压不平衡的问题，提供一种三相四线制pfc母线均压控制方法及装置。

一种三相四线制pfc母线均压控制方法，应用于三相四线制pfc母线拓扑电路，包括步骤：

获取任一相线路的ac电压、上电容电压和下电容电压；

根据任一相线路的ac电压的变化判断任一相线路的ac电压处于正半周或负半周；

在任一相线路的ac电压处于正半周时，根据上电容电压与下电容电压的差值，调整任一相线路对应的下开关管的导通时间，以使上电容电压与下电容电压的差值减小；

在任一相线路的ac电压处于负半周时，根据上电容电压与下电容电压的差值，调整任一相线路对应的上开关管的导通时间，以使上电容电压与下电容电压的差值减小。

上述三相四线制pfc母线均压控制方法，通过比较上电容电压和下电容电压，在任一相线路的ac电压处于正半周时，根据上电容电压与下电容电压的差值，调整任一相线路对应的下开关管的导通时间，以使上电容电压与下电容电压的差值减小；或，在任一相线路的ac电压处于负半周时，根据上电容电压与下电容电压的差值，调整任一相线路对应的上开关管的导通时间，以使上电容电压与下电容电压的差值减小。基于此，减小上电容电压与下电容电压的差值，使母线电压趋于平衡。

在其中一个实施例中，根据上电容电压与下电容电压的差值，调整任一相线路对应的下开关管的导通时间的过程，包括步骤：

在差值大于零时，减小任一相线路对应的下开关管的导通时间。

在其中一个实施例中，根据上电容电压与下电容电压的差值，调整任一相线路对应的下开关管的导通时间的过程，包括步骤：

在差值小于零时，增大任一相线路对应的下开关管的导通时间。

在其中一个实施例中，根据上电容电压与下电容电压的差值，调整任一相线路对应的上开关管的导通时间的过程，包括步骤：

在差值大于零时，增大任一相线路对应的上开关管的导通时间。

在其中一个实施例中，根据上电容电压与下电容电压的差值，调整任一相线路对应的上开关管的导通时间的过程，包括步骤：

在差值小于零时，减小任一相线路对应的上开关管的导通时间。

在其中一个实施例中，减小或增大任一相线路对应的下开关管的导通时间的过程，包括步骤：

根据差值与设定比例系数的乘积，调整下开关管的栅极控制信号的占空比。

在其中一个实施例中，增大或减小任一相线路对应的上开关管的导通时间的过程，包括步骤：

根据差值与设定比例系数的乘积，调整上开关管的栅极控制信号的占空比。

一种三相四线制pfc母线均压控制装置，包括：

电压获取模块，用于获取任一相线路的ac电压、上电容电压和下电容电压；

周期判断模块，用于根据任一相线路的ac电压的变化判断任一相线路的ac电压处于正半周或负半周；

第一调整模块，用于在任一相线路的ac电压处于正半周时，根据上电容电压与下电容电压的差值，调整任一相线路对应的下开关管的导通时间，以使上电容电压与下电容电压的差值减小；

第二调整模块，用于在任一相线路的ac电压处于负半周时，根据上电容电压与下电容电压的差值，调整任一相线路对应的上开关管的导通时间，以使上电容电压与下电容电压的差值减小。

上述三相四线制pfc母线均压控制装置，通过比较上电容电压和下电容电压，在任一相线路的ac电压处于正半周时，根据上电容电压与下电容电压的差值，调整任一相线路对应的下开关管的导通时间，以使上电容电压与下电容电压的差值减小；或，在任一相线路的ac电压处于负半周时，根据上电容电压与下电容电压的差值，调整任一相线路对应的上开关管的导通时间，以使上电容电压与下电容电压的差值减小。基于此，减小上电容电压与下电容电压的差值，使母线电压趋于平衡。

一种计算机设备，包括存储器、处理器以及存储在存储器上并可在处理器上运行的计算机程序，处理器执行计算机程序时实现上述任一实施例的三相四线制pfc母线均压控制方法。

上述计算机设备，通过比较上电容电压和下电容电压，在任一相线路的ac电压处于正半周时，根据上电容电压与下电容电压的差值，调整任一相线路对应的下开关管的导通时间，以使上电容电压与下电容电压的差值减小；或，在任一相线路的ac电压处于负半周时，根据上电容电压与下电容电压的差值，调整任一相线路对应的上开关管的导通时间，以使上电容电压与下电容电压的差值减小。基于此，减小上电容电压与下电容电压的差值，使母线电压趋于平衡。

一种计算机存储介质，其上存储有计算机程序，该程序被处理器执行时实现上述任一实施例的三相四线制pfc母线均压控制方法。

上述计算机存储介质，通过比较上电容电压和下电容电压，在任一相线路的ac电压处于正半周时，根据上电容电压与下电容电压的差值，调整任一相线路对应的下开关管的导通时间，以使上电容电压与下电容电压的差值减小；或，在任一相线路的ac电压处于负半周时，根据上电容电压与下电容电压的差值，调整任一相线路对应的上开关管的导通时间，以使上电容电压与下电容电压的差值减小。基于此，减小上电容电压与下电容电压的差值，使母线电压趋于平衡。

附图说明

图1为三相四线制pfc母线拓扑电路图；

图2为一实施方式的三相四线制pfc母线均压控制方法流程图；

图3为a相正半周控制示意图；

图4为a相负半周控制示意图；

图5为另一实施方式的三相四线制pfc母线均压控制方法流程图；

图6为三相四线制pfc母线均压控制框图；

图7为一实施方式的三相四线制pfc母线均压控制装置模块结构图。

具体实施方式

为了更好地理解本发明的目的、技术方案以及技术效果，以下结合附图和实施例对本发明进行进一步的讲解说明。同时声明，以下所描述的实施例仅用于解释本发明，并不用于限定本发明。

图2为一实施方式的三相四线制pfc母线均压控制方法流程图，如图2所示，一实施方式的三相四线制pfc母线均压控制方法应用于图1所示的三相四线制pfc母线拓扑电路，包括步骤s100至s103：

s100，获取任一相线路的ac电压、上电容c1电压和下电容c2电压；

其中，如图2所示，在三相四线制pfc母线拓扑电路，包括三相线路a、b和c。采集任一相的线路的ac电压。其中，上电容c1电压为电容c1的电压，上电容c1电压为电容c2的电压。

s101，根据任一相线路的ac电压的变化判断任一相线路的ac电压处于正半周或负半周；

其中，如图2所示，根据任一相线路的ac电压的变化，判断任一相线路的ac电压处于正半周或负半周，正半周即ac电流从点1流向点2，负半周即ac电流从点2流向点1。

s102，在任一相线路的ac电压处于正半周时，根据上电容c1电压与下电容c2电压的差值，调整任一相线路对应的下开关管q2的导通时间，以使上电容c1电压与下电容c2电压的差值减小；

s103，在任一相线路的ac电压处于负半周时，根据上电容c1电压与下电容c2电压的差值，调整任一相线路对应的上开关管q1的导通时间，以使上电容c1电压与下电容c2电压的差值减小。

图3为a相正半周控制示意图，如图3所示，以下以abc三相中的a相的控制来进行分析，对a相输入ac电压处于正半周进行分析：

ac电压处于正半周时，q2作为开关管开通时储能，电流从l1到q2再过c2，此时下电容c2放电；

ac电压处于正半周时，q2作为开关管关闭时续流，电流从l1到q1的体二极管再过c1，此时上电容c1充电；

ac电压处于正半周时，减少下开关管q2的导通时间，则c1多充电c2少放电，由于储能回路比续流回路电流变化的速率快，结果即为：c1和c2电压均相对增加，但c2增加的量比c1多，故c1电压与c2电压之差相对减小；

ac电压处于正半周时，增加下开关管q2的导通时间，则c1少充电c2多放电，由于储能回路比续流回路电流变化的速率快，结果即为：c1和c2电压均相对减小，但c2减小的量比c1多，故c1电压与c2电压之差相对增加。

图4为a相负半周控制示意图，如图4所示，以下以abc三相中的a相的控制来进行分析，对a相输入ac电压处于负半周进行分析：

ac电压处于负半周时，q1作为开关管开通时储能，电流从c1到q1再过l1，此时上电容c1放电；

ac电压处于负半周时，q1作为开关管关闭时续流，电流从c2到q2的体二极管再过l1，此时下电容c2充电；

ac电压处于负半周时，减少上开关管q1的导通时间，则c2多充电c1少放电，由于储能回路比续流回路电流变化的速率快，结果即为：c1和c2电压均相对增加，但c1增加的量比c2多，故c1电压与c2电压之差相对增加；

ac电压处于负半周时，增加上开关管q1的导通时间，则c2少充电c1多放电，由于储能回路比续流回路电流变化的速率快，结果即为：c1和c2电压均相对减小，但c1减小的量比c2多，故c1电压与c2电压之差相对减小。

基于上述分析，图5为另一实施方式的三相四线制pfc母线均压控制方法流程图，如图5所示，步骤s102中根据上电容c1电压与下电容c2电压的差值，调整任一相线路对应的下开关管q2的导通时间的过程，包括步骤s200：

s200，在差值大于零时，减小任一相线路对应的下开关管q2的导通时间。

其中，在差值大于零时，即上电容c1电压大于下电容c2电压，通过减小任一相线路对应的下开关管q2的导通时间，以使下电容c2电压增加的量大于上电容c1电压增加的量，以降低差值。

在其中一个实施例中，如图5所示，步骤s102中根据上电容c1电压与下电容c2电压的差值，调整任一相线路对应的下开关管q2的导通时间的过程，包括步骤s201：

s201，在差值小于零时，增大任一相线路对应的下开关管q2的导通时间。

其中，在差值小于零时，即上电容c1电压小于下电容c2电压，通过增大任一相线路对应的下开关管q2的导通时间，使下电容c2电压降低的量大于上电容c1电压降低的量，以降低差值。

在其中一个实施例中，如图5所示，步骤s103中根据上电容c1电压与下电容c2电压的差值，调整任一相线路对应的上开关管q1的导通时间的过程，包括步骤s202：

s202，在差值大于零时，增大任一相线路对应的上开关管q1的导通时间。

其中，在差值大于零时，即上电容c1电压大于下电容c2电压，通过增大任一相线路对应的上开关管q1的导通时间，使上电容c1电压降低的量大于下电容c2电压降低的量，以降低差值。

在其中一个实施例中，如图5所示，步骤s103中根据上电容c1电压与下电容c2电压的差值，调整任一相线路对应的上开关管q1的导通时间的过程，包括步骤s203：

s203，在差值小于零时，减小任一相线路对应的上开关管q1的导通时间。

其中，在差值小于零时，即上电容c1电压小于下电容c2电压，通过减小任一相线路对应的上开关管q1的导通时间，使上电容c1电压增加的量大于下电容c2电压增加的量，以降低差值。

在其中一个实施例中，步骤s200中减小任一相线路对应的下开关管q2的导通时间的过程或步骤s201中增大任一相线路对应的下开关管q2的导通时间的过程，均包括步骤s300：

s300，根据差值与设定比例系数的乘积，调整下开关管q2的栅极控制信号的占空比。

其中，根据差值与设定比例系数的乘积，作为下开关管q2的栅极控制信号的占空比的调整值，以调整下开关管q2的栅极控制信号的占空比。

在其中一个实施例中，如图5所示，步骤s202中增大任一相线路对应的上开关管q1的导通时间的过程或步骤s203中减小任一相线路对应的上开关管q1的导通时间的过程，均包括步骤s301：

s301，根据差值与设定比例系数的乘积，调整上开关管q1的栅极控制信号的占空比。

其中，根据差值与设定比例系数的乘积，作为上开关管q1的栅极控制信号的占空比的调整值，以调整下开关管q2的栅极控制信号的占空比。

其中，图6为三相四线制pfc母线均压控制框图，如图6所示，δduty为上开关管q1或下开关管q2的栅极控制信号的占空比的调整值，kp为设定比例系数，vloopout为电压环的输出，iloopref为电流环的给定，sinv为输入电压的正弦信号值。上述步骤s300和s301可综合下式：

vc1>vc2时，δduty＝(vc1-vc2)*kp；

vc2>vc1时，δduty＝(vc2-vc1)*kp；

iloopref＝(vloopout+δduty)*sinv；

其中，如图6所示，在确定电流环电流iloop后，调整上或下开关管q2的栅极控制信号的占空比。

上述任一实施例的三相四线制pfc母线均压控制方法，通过比较上电容c1电压和下电容c2电压，在任一相线路的ac电压处于正半周时，根据上电容c1电压与下电容c2电压的差值，调整任一相线路对应的下开关管q2的导通时间，以使上电容c1电压与下电容c2电压的差值减小；或，在任一相线路的ac电压处于负半周时，根据上电容c1电压与下电容c2电压的差值，调整任一相线路对应的上开关管q1的导通时间，以使上电容c1电压与下电容c2电压的差值减小。基于此，减小上电容c1电压与下电容c2电压的差值，使母线电压趋于平衡。

本发明实施例还提供一种三相四线制pfc母线均压控制装置。

图7为一实施方式的三相四线制pfc母线均压控制装置模块结构图，如图7所示，包括模块100、101、102和103：

电压获取模块100，用于获取任一相线路的ac电压、上电容c1电压和下电容c2电压；

周期判断模块101，用于根据任一相线路的ac电压的变化判断任一相线路的ac电压处于正半周或负半周；

第一调整模块102，用于在任一相线路的ac电压处于正半周时，根据上电容c1电压与下电容c2电压的差值，调整任一相线路对应的下开关管q2的导通时间，以使上电容c1电压与下电容c2电压的差值减小；

其中，第一调整模块102包括第一下开关管q2调整模块200和第二下开关管q2调整模块201：

第一下开关管q2调整模块200，用于在差值大于零时，减小任一相线路对应的下开关管q2的导通时间。

第二下开关管q2调整模块201，用于在差值小于零时，增大任一相线路对应的下开关管q2的导通时间。

第二调整模块103，用于在任一相线路的ac电压处于负半周时，根据上电容c1电压与下电容c2电压的差值，调整任一相线路对应的上开关管q1的导通时间，以使上电容c1电压与下电容c2电压的差值减小。

其中，第二调整模块103包括第一上开关管q1调整模块202和第二上开关管q1调整模块203：

第一上开关管q1调整模块202，用于在差值大于零时，增大任一相线路对应的上开关管q1的导通时间。

第二上开关管q1调整模块203，用于在差值小于零时，减小任一相线路对应的上开关管q1的导通时间。

上述任一实施例的三相四线制pfc母线均压控制装置，通过比较上电容c1电压和下电容c2电压，在任一相线路的ac电压处于正半周时，根据上电容c1电压与下电容c2电压的差值，调整任一相线路对应的下开关管q2的导通时间，以使上电容c1电压与下电容c2电压的差值减小；或，在任一相线路的ac电压处于负半周时，根据上电容c1电压与下电容c2电压的差值，调整任一相线路对应的上开关管q1的导通时间，以使上电容c1电压与下电容c2电压的差值减小。基于此，减小上电容c1电压与下电容c2电压的差值，使母线电压趋于平衡。

基于如上的示例，在一个实施例中还提供一种计算机设备，该计算机设备包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其中，处理器执行程序时实现如上述各实施例中的任意一种三相四线制pfc母线均压控制方法。

上述计算机设备，通过处理器上运行的计算机程序，通过比较上电容c1电压和下电容c2电压，在任一相线路的ac电压处于正半周时，根据上电容c1电压与下电容c2电压的差值，调整任一相线路对应的下开关管q2的导通时间，以使上电容c1电压与下电容c2电压的差值减小；或，在任一相线路的ac电压处于负半周时，根据上电容c1电压与下电容c2电压的差值，调整任一相线路对应的上开关管q1的导通时间，以使上电容c1电压与下电容c2电压的差值减小。基于此，减小上电容c1电压与下电容c2电压的差值，使母线电压趋于平衡。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，的程序可存储于一非易失性的计算机可读取存储介质中，如本发明实施例中，该程序可存储于计算机系统的存储介质中，并被该计算机系统中的至少一个处理器执行，以实现包括如上述各三相四线制pfc母线均压控制方法的实施例的流程。其中，的存储介质可为磁碟、光盘、只读存储记忆体(read-onlymemory，rom)或随机存储记忆体(randomaccessmemory，ram)等。

据此，在一个实施例中还提供一种存储介质，其上存储有计算机程序，其中，该程序被处理器执行时实现如上述各实施例中的任意一种三相四线制pfc母线均压控制方法。

上述计算机存储介质，通过其存储的计算机程序，通过比较上电容c1电压和下电容c2电压，在任一相线路的ac电压处于正半周时，根据上电容c1电压与下电容c2电压的差值，调整任一相线路对应的下开关管q2的导通时间，以使上电容c1电压与下电容c2电压的差值减小；或，在任一相线路的ac电压处于负半周时，根据上电容c1电压与下电容c2电压的差值，调整任一相线路对应的上开关管q1的导通时间，以使上电容c1电压与下电容c2电压的差值减小。基于此，减小上电容c1电压与下电容c2电压的差值，使母线电压趋于平衡。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。