防正负极反接及缓冲上电的一体化电路的制作方法

本发明涉及一种保护电路，特别涉及一种防正负极反接及缓冲上电的一体化电路。

背景技术：

对于直流输入的变频器、逆变电源等装置，输入电源的正负极性十分重要，若反接，则会造成不可估量的后果，防反接电路可识别输入电源的极性，并起到保护作用。在上电瞬间，母线电容冲击较大，缓冲电路可起到减小母线电容冲击的作用。中国专利号为201710885164.0所述的一种防止电源反接的电路，虽然可实现功能，但用时较长，控制复杂，且需单独设计缓冲上电电路；中国专利号为201711067384.9所述的一种缓冲上电电路，电路拓扑结构复杂，且不能有效判断输入电源极性。上述两种电路结构均未能充分实现快速高效的性能及对空间的节省。

技术实现要素：

本发明是针对上电瞬间对母线电容的冲击及正负极反相对电力变换装置损坏的问题，提出了一种防正负极反接及缓冲上电的一体化电路，有效判断直流源正负极性，并对母线电容缓冲上电的电路结构，很大程度对装置起到保护作用。

本发明的技术方案为：一种防正负极反接及缓冲上电的一体化电路，缓冲电阻r1和防反接二极管d1串联后，再与并联连接的正向晶闸管t2和反向晶闸管t1并联构成主电路，主电路串接在电力变换装置输入直流侧正极前端构成保护电路，正向晶闸管t2和反向晶闸管t1门极的驱动电路接在主电路前，直流电源接入电力变换装置，驱动电路通过识别直流电源极性，自动判断是否导通主电路。

所述驱动电路依次包括识别电路、延时电路和触发电路，

识别电路：电力变换装置输入直流电源的正极端a点和负极端b点之间串接连接三个同向防反接二极管d2、d3、d4和限流电阻r4，三个同向串连的防反接二极管中中间的防反接二极管d3上并联一个反相限压二极管d5，反相限压二极管d5的负、正极分别接信号处理光耦芯片p1的输入端正、负极，信号处理光耦芯片p1的输出端串联下拉电阻r5接电路电源vcc和vcc_gnd地之间，信号处理光耦芯片p1的输出端与下拉电阻r5串联点接延时电路；

延时电路：信号处理光耦芯片p1的输出端与下拉电阻r5串联点分别接两个逻辑与门and1、and2的2号输入引脚，两个逻辑与门and1、and2的输入端1号引脚接入延时控制信号t_drive，当t_drive达到两个逻辑与门and1、and2的高电平vhigh时，通过判断逻辑与门2号引脚的电平来决定输出电平的高低，两个逻辑与门and1、and2输出接触发电路；

触发电路：

逻辑与门and1的输出端接入晶闸管驱动光耦芯片p2的输入正极，且在两者之间串入限流电阻r2，晶闸管驱动光耦芯片p2的输出端与限流电阻r6串联接电源vdd1与反向晶闸管t1的门极g1之间，

逻辑与门and2的输出端接入晶闸管驱动光耦芯片p3的输入正极，且在两者之间串入限流电阻r3，晶闸管驱动光耦芯片p3的输出端与限流电阻r7串联接电源vdd1与正向晶闸管t2的门极g2之间，

反向晶闸管t1的阴极s1接地vdd1_gnd，正向晶闸管t2的阴极s2接地vdd2_gnd，且vdd1_gnd和vdd2_gnd必须相互隔离。

本发明的有益效果在于：本发明防正负极反接及缓冲上电的一体化电路，不仅具有缓冲上电功能，减小上电瞬间对电力变换装置的冲击，还能够判断输入电压正负极性，防止因极性反接而对电力变换装置造成损坏。很大程度保护电源及电力变换装置。同时，相比其他具备上述功能的装置，该设计电路还大大缩小体积，节省空间。

附图说明

图1为本发明防正负极反接及缓冲上电的一体化电路的主电路图；

图2为本发明正、反向晶闸管驱动电路图。

具体实施方式

如图1所示一体化电路主电路，缓冲电阻4(r1)和防反接二极管3(d1)串联后，再与并联连接的正向晶闸管1(t2)及反向晶闸管2(t1)并联后构成防正负极反接及缓冲上电冲击的一体化电路的主电路。主电路串接在电力变换装置输入直流侧正极前端构成保护电路。其中，缓冲电阻r1选用功率电阻，r1的阻值选择与电力变换装置直流输入电压最大允许值umax及母线电容c的耐冲击电流ic有关，r1阻值选择范围为10umax/ic～30umax/ic。防反接二极管3的正极通过缓冲电阻r1接直流电源一端，负极接电力变换装置直流母线电容。防反接二极管d1反向峰值电压vrwm1与电力变换装置直流输入电压最大允许值umax有关，耐流值i1与直流输入电压最大允许值umax及缓冲电阻r1阻值有关，即3umax>vrwm1>2umax，3umax/r1>i1>2umax/r1。正向晶闸管1正极接直流电源一端，负极接电力变换装置直流母线电容，反向晶闸管2负极接直流电源一端，正极接电力变换装置直流母线电容，两个晶闸管可选取模块化晶闸管(即一个封装内含两个晶闸管元件)。晶闸管反向峰值电压vrwm2与电力变换装置直流输入电压最大允许值umax有关，耐流值i2与电力变换装置直流输入电压最小允许值umin及电力变换装置功率p有关，晶闸管反向峰值电压选择范围为3umax>vrwm2>2umax，晶闸管反向峰值电压耐流值选择范围为3p/umin>i2>2p/umin。

在本实施例中，直流输入电压范围为350v～640v，即umax＝640v，umin＝350v，母线电容的耐冲击电流ic＝800a，电力变换装置功率p＝35kva。经过优化计算，缓冲电阻(4)阻值r1＝0.8～24ω，优选20ω；防反接二极管(3)反向峰值电压vrwm1＝1280v～1920v，优选1500v，耐流值i1＝64～96a，优选60a；向晶闸管(1)和反向晶闸管(2)耐流值i2＝200～300a，优选250a，反向峰值电压vrwm2＝1280v～1920v，优选1500v。

如图2所示设计正向晶闸管1及反向晶闸管2的驱动电路，电力变换装置输入直流电源的正极端a点和负极端b点之间串接连接三个同向防反接二极管6、7、8(d2、d3、d4)和限流电阻5(r4)。三个同向串连的防反接二极管中中间的防反接二极管7(d3)上并联一个反相限压二极管9(d5)，反相限压二极管9(d5)的负、正极分别接信号处理光耦芯片10(p1)的输入端正、负极。三个防反接二极管和反相限压二极管9可选择同一型二极管，选择的二极管反向耐压值vdrm3与电力变换装置直流输入电压最大允许值umax有关，平均正向电流i3与信号处理光耦芯片10(p1)的正向导通电流if1有关，即3umax>vdrm3>2umax，40if1>i3>20if1。限流电阻5(r4)选取为功率电阻，r4阻值与电力变换装置直流输入电压最小允许值umin、信号处理光耦芯片10(p1)的正向导通电流if1有关，3umin/10if1>r4>3umin/15if1；r4的额定功率pr4与其阻值及直流输入电压最大允许值umax有关，即3(umax)2/r4>pr4>2(umax)2/r4。在本实施例中，直流输入电压范围为350v～640v，即umax＝640v，umin＝350v，信号处理光耦芯片(10)的正向导通电流if1为5ma。经过优化计算，vdrm3＝1280v～1920v，优选1500v，i3＝100ma～200ma，优选100ma，r4＝14～21kω，优选17kω，pr4＝48～72w，优选60w。

信号处理光耦芯片10(p1)的输出端串联下拉电阻19(r5)接电路电源vcc(23)和vcc_gnd(22)地之间，信号处理光耦芯片10(p1)的输出端与下拉电阻19(r5)串联点分别接逻辑与门11、12(and1、and2)的2号输入引脚。其中下拉电阻r5阻值与电源vcc(22)电压值uvcc及信号处理光耦芯片10(p1)的带载能力有关。信号处理光耦芯片10(p1)的负载电流为icb，则15uvcc/icb<r5<20uvcc/icb。vcc(22)电压值uvcc大小与逻辑与门11、12(and1、and2)的高电平vhigh有关，即vhigh<uvcc<1.2vhigh。其中，逻辑与门11、12(and1、and2)可集成于同一芯片内。逻辑与门11、12(and1、and2)的输入端1号引脚接入延时控制信号t_drive，控制该电路的工作与否。当t_drive达到逻辑与门11、12(and1、and2)的高电平vhigh时，才可通过判断逻辑与门2号引脚的电平来决定输出电平的高低，否则逻辑与门11、12(and1、and2)输出始终为低，电路不能工作。

在本实施例中，逻辑与门(11)(12)集成芯片的高电平vhigh＝3.3v，信号处理光耦芯片(10)的负载电流为icb＝5ma。则uvcc＝3.3～4v，优选3.3v；r5＝8.6～13.2kω，优选10kω。逻辑与门(11)(12)的输入端1号引脚接入控制信号t_drive，控制该电路的工作与否。当t_drive达到逻辑与门11、12的高电平(3.3v)时，才可通过判断2号引脚的电平来决定输出电平的高低，否则逻辑与门11、12输出始终为低，电路不能工作。

逻辑与门11(and1)的输出端接入晶闸管驱动光耦芯片13(p2)的输入正极，且在两者之间串入限流电阻20(r2)。限流电阻20(r2)的阻值与逻辑与门(11)(and1)集成芯片的高电平电压vhigh及信号处理光耦芯片13(p2)的正向导通电流if2有关，及1.1vhigh/if2<r2<1.5vhigh/if2。晶闸管驱动光耦芯片(13)(p2)的输入负极接地vcc_gnd(22)。逻辑与门12(and2)的输出端接入晶闸管驱动光耦芯片14(p3)的输入正极，且在两者之间串入限流电阻21(r3)。限流电阻21(r3)的阻值与逻辑与门12(and2)集成芯片的高电平电压vhigh及信号处理光耦芯片14(p3)的正向导通电流if3有关，及1.1vhigh/if3<r3<1.5vhigh/if3。晶闸管驱动光耦芯片14(p3)的输入负极接地vcc_gnd(22)。

在本实施例中，信号处理光耦芯片(13)的正向导通电流if2＝5ma，信号处理光耦芯片14的正向导通电流if3＝5ma，逻辑与门11、12集成芯片的高电平电压vhigh＝3.3v，则限流电阻(20)的阻值r2＝726～990ω，优选750ω，限流电阻21的阻值r3＝726～990ω，优选750ω。

晶闸管驱动光耦芯片13(p2)的输出端与限流电阻23(r6)串联接电源vdd1(15)与反向晶闸管2(t1)的门极g1之间。其中vdd1(15)电源电压uvdd1与反向晶闸管2(t1)触发电压vt2有关，即vt2<uvdd1<1.2vt2。限流电阻23(r6)阻值与反向晶闸管2(t1)的维持电流id2有关，及0.8uvdd1/id2<r6<uvdd1/id2。在本实施例中，反向晶闸管(2)触发电压vt2＝5v，维持电流id2＝250ma。则r6＝20～16ω，优选18ω，uvdd1＝5v；uvdd1＝5～6v，优选5v。

晶闸管驱动光耦芯片14(p3)的输出端与限流电阻24(r7)串联接电源vdd1(16)与正向晶闸管1(t2)的门极g2之间。且vdd1(15)和vdd2(16)必须相互隔离。其中vdd2(16)电源电压uvdd2与正向晶闸管1(t2)触发电压vt1有关，即vt1<uvdd2<1.2vt1。限流电阻24(r7)阻值与正向晶闸管1(t2)的维持电流id1有关，及0.8uvdd2/id1<r7<uvdd2/id1。在本实施例中，反向晶闸管(2)触发电压vt1＝5v，维持电流id1＝250ma。则r7＝20～16ω，优选18ω，uvdd2＝5v；uvdd2＝5～6v，优选5v。

反向晶闸管(2)的阴极s1接vdd1(15)的地vdd1_gnd(17)，正向晶闸管1(t2)的阴极s2接vdd2(16)的地vdd2_gnd(18)。且vdd1_gnd(17)和vdd2_gnd(18)必须相互隔离。

当电力变换装置直流输入电压极性正确时，信号处理光耦芯片10(p1)开通，逻辑与门11、12的1引脚置位高电平(3.3v)，保证晶闸管具备开通条件。当t_drive延时达到逻辑与门11、12的高电平(3.3v)时，逻辑与门11、12输出高电平，进而驱动信号处理光耦芯片13(p2)、14(p3)导通，使电源vdd1加到g1端，vdd2加到g2端，驱动正向晶闸管1及反向晶闸管2导通，完成缓冲上电过程。当电力变换装置直流输入电源反接时，信号处理光耦芯片10(p1)不能开通，逻辑与门11、12的1引脚恒为低，无论t_drive是否达到逻辑与门11、12的高电平(3.3v)，逻辑与门11、12输出均为低，进而驱动信号处理光耦芯片13(p2)、14(p3)不导通，使得正向晶闸管1及反向晶闸管2得不到驱动信号，保持关闭状态，进而保护设备避免损坏。