1.一种芯片嵌入式同步整流DCDC防过压击穿的电路系统，包括DCDC控制电路(1)、延时驱动电路(2)、降压驱动电路(3)、功率管串联电路(4)和NMOS功率管(N1)，其特征在于：所述DCDC控制电路(1)包括输出管脚LX以及至少两条支路，延时驱动电路(2)包括输出端口(D1)、输出端口(D2)，所述DCDC控制电路(1)的两条支路分别连接延时驱动电路(2)、降压驱动电路(3)，所述降压驱动电路(3)输出端口和延时驱动电路的输出端口(D1)分别与功率管串联电路(4)相连，所述延时驱动电路(2)的输出端口(D2)与NMOS功率管(N1)相连，所述功率管串联电路(4)、NMOS功率管(N1)均与DCDC控制电路(1)的输出管脚LX相连，NMOS功率管(N1)与所有电路均有一端接地。
2.根据权利要求1所述的一种芯片嵌入式同步整流DCDC防过压击穿的电路系统，其特征在于：所述功率管串联电路(4)包括功率管(P1)、功率管(P2)，所述功率管(P1)与功率管(P2)串联，所述功率管(P1)并联有电阻(R1)，功率管(P2)并联有电阻(R2)，所述延时驱动电路的输出端口(D1)连接功率管(P1)的栅极，所述降压驱动电路的输出端口与功率管(P2)的栅极相连，所述延时驱动电路输出端口(D2)与NMOS功率管(N1)的栅极相连，所述功率管(P1)的源极、电阻(R1)的正端均连接有3.3V电源，功率管(P1)的漏极、电阻(R1)的负端、功率管(P2)的源极均与电阻(R2)的正端相连,功率管(P2)的漏极、电阻(R2)的负端、NMOS功率管(N1)的漏极均与DCDC的输出管脚LX相连，NMOS功率管的源极接地。
3.根据权利要求1或2所述的一种芯片嵌入式同步整流DCDC防过压击穿的电路系统，其特征在于：所述延时驱动电路(2)内设置有延时调节机构，所述降压驱动电路(3)内设置有降压调节机构。
4.根据权利要求1所述的一种芯片嵌入式同步整流DCDC防过压击穿的电路系统，其特征在于：所述DCDC控制电路(1)、延时驱动电路(2)、降压驱动电路(3)、功率管串联电路(4)和NMOS功率管(N1)均集成在系统芯片内部。