一种可调整输出电压的快充协议芯片的制作方法

本实用新型涉及快充芯片领域，尤其涉及一种可调整输出电压的快充协议芯片。
背景技术：
：目前，市场上存在不同的充电设备，每种设备的充电电压也是不相同，不能兼容。在本领域需要一款可以调整输出电压的充电芯片。技术实现要素：本实用新型提供了一种可调整输出电压的快充协议芯片，旨在解决上述问题。根据本申请实施例提供的一种可调整输出电压的快充协议芯片，包括：d+电压检测引脚、d-电压检测引脚、vdd引脚、fbo电压调整引脚、qc_en引脚、逻辑控制模块、第一比较器、第二比较器、第三比较器和第四比较器；所述d+电压检测引脚与第一比较器和第二比较器的正级输入连接，所述d-电压检测引脚与第三比较器和第四比较器的正级输入连接；所述第一比较器和第三比较器的负级输入通过一分压电阻r1与vdd引脚连接，所述第二比较器和第四比较器的负级输入通过一分压电阻r2与vdd引脚连接，所述第一比较器、第二比较器、第三比较器和第四比较器的输出极均与所述逻辑控制模块连接；所述逻辑控制模块与所述fbo电压调整引脚连接。在本实用新型的可调整输出电压的快充协议芯片中，所述vdd引脚与一6.4v的齐纳二极管连接。在本实用新型的可调整输出电压的快充协议芯片中，所述en脚与一1.5μa的恒流源连接。在本实用新型的可调整输出电压的快充协议芯片中，在所述d-电压检测引脚与所述d+电压检测引脚之间还设置有auto-detection模块和第一开关sw1，在所述逻辑控制模块与所述第一开关sw1之间还设置有反向器；在所述逻辑控制模块与所述d-电压检测引脚之间还设置反向器和第二开关sw2。本申请实施例提供的技术方案可以包括以下有益效果：本申请设计了一种可调整输出电压的快充协议芯片，可以根据手机的充电协议来调整充电器的输出电压。附图说明为了更清楚地说明本实用新型实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本实用新型实施例的芯片的内部结构框示意图。具体实施方式下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。还应当理解，在此本实用新型说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本实用新型。如在本实用新型说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。还应当进一步理解，在本实用新型说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。本实用新型公开了一种可调整输出电压的快充协议芯片,包括：d+电压检测引脚、d-电压检测引脚、vdd引脚、fbo电压调整引脚、qc_en引脚、逻辑控制模块、第一比较器、第二比较器、第三比较器和第四比较器(图中的第一比较器、第二比较器、第三比较器和第四比较器从上到下依次设置)；d+电压检测引脚与第一比较器和第二比较器的正级输入连接，d-电压检测引脚与第三比较器和第四比较器的正级输入连接；第一比较器和第三比较器的负级输入通过一分压电阻r1与vdd引脚连接，第二比较器和第四比较器的负级输入通过一分压电阻r2与vdd引脚连接，第一比较器、第二比较器、第三比较器和第四比较器的输出极均与逻辑控制模块连接；逻辑控制模块与fbo电压调整引脚连接。逻辑控制模块根据第一比较器、第二比较器、第三比较器和第四比较器的输出来向fbo电压调整引脚发送信号，fbo电压调整引脚来控制外部的电源系统。具体地，本申请的芯片是选择性的兼容主流的充电协议，芯片可以智能的识别插入的手机型号，选择最为合适的协议应对手机充电需要。usbtype-a口的d±连接到芯片，当手机插入到usbtype-a口后，根据协议的约定，手机和芯片之间将开始发送信信息互相握手识别，一旦识别成功，芯片即可响应手机的请求。根据手机的请求信息，芯片通过fbo电压调整引脚，控制外部的dc/dc或者ac/dc电源系统，输出合适的充电电流给手机进行快速充电。在本实施例中，经过分压电阻r1的分压第一比较器的负极和第三比较器的负极接入的电压为2.0v，经过分压电阻r2的分压第二比较器的负极和第四比较器的负极接入的电压为0.325v。下面表格为电压的输出数据表。d+d-outputvoltage0.6v0.6v12v3.3v0.6v9v0.6v3.3vcontinuousmode0.6vhigh-z5v(default)图1是芯片内部的结构框示意图，vdd引脚与一齐纳二极管连接，齐纳二极管用来钳位电源电压，在一些实施例的典型情况下，使电源电压最大不超过6.4v。uvlo&por是上电复位及掉电复位模块。在fbo电压调整引脚与逻辑控制模块之间还连接有up/downcurrentstep模块，该模块用来控制快充时vout需要升高的具体数值。在d+电压检测引脚与d-电压检测引脚之间auto-detection模块和第一开关sw1，在逻辑控制模块与第一开关sw1之间还设置有反向器；在逻辑控制模块与d-电压检测引脚之间还设置反向器和第二开关sw2。auto-detection模块和四个比较器用来通过usb数据端口d+电压检测引脚和d-电压检测引脚检测所连接的设备是否支持快充协议。如果所连接的设备支持快充，d+电压检测引脚会被强制拉到0.325v和2v之间，同时第一开关sw1和sw2打开，短路d+电压检测引脚和d-电压检测引脚。如果d+电压检测引脚的电压在0.325v和2v之间超过1.25s,则进入快充模式。进入快充模式后，当d+电压检测引脚的电压在0.325和2v之间，而d-电压检测引脚的电压大于2v时，该芯片会进入到continuousmode；进入continuousmode后，如果被充电的设备在d+电压检测引脚端产生1-3v的脉冲，且脉冲高电平的持续时间至少为120us，然后该芯片会数脉冲的个数，每有一个脉冲，fbo电压调整引脚输出2ua的电流，输出40ua对应是9v的输出电压，输出70ua对应的是12v的输出电压。进入continuousmode后，如果被充电的设备会在d-电压检测引脚端产生1-3v的脉冲，且脉冲高电平的持续时间至少为120us，然后该芯片会数脉冲的个数，每有一个脉冲，fbo电压调整引脚输入2ua的电流。功能框图中qc_en引脚与一1.5ua的电流源相连，如果需要打开qc_en引脚功能，qc_en引脚需要接vdd或高阻，当qc_en引脚接高阻的时候，1.5ua的电流源就负责把qc_en引脚拉高，实现和vdd一样的作用。以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本
技术领域：
的技术人员在本实用新型揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以权利要求的保护范围为准。当前第1页12