电能质量治理综合控制仪电路的制作方法

本发明涉及电能质量技术领域，具体讲是一种电能质量治理综合控制仪电路。

背景技术：

随着当今社会电气化的快速进程，从供电端到用电端都开始融入到电气化潮流当中，用电端的用户使用了很多性能好、效率高的用电设备，但是这些用电设备对电网的要求越来越高，原先的电能质量环境已经无法满足日趋精细化的电器设备，主要体现在无功补偿、谐波、间谐波、频率变化、交流网络中的直流、电压闪变、涌流、三相不平衡等电能质量问题，这就要求电能质量治理向着综合化、绿色化、智能化的方向迈进。

因此，为进一步提升低压配电系统中的电能质量，满足用电端的需求，本申请旨在研究电能质量治理向着综合化、绿色化、智能化的方向迈进所需的具体实施技术路径，这首要解决的问题，就是提出结构合理的综合控制仪电路，该综合控制仪电路作为所述具体实施技术路径的控制部分的硬件基础。

技术实现要素：

本发明所要解决的技术问题是，克服现有技术的缺陷，提供一种电能质量治理综合控制仪电路，结构合理。

为解决上述技术问题，本发明提出一种电能质量治理综合控制仪电路，包括开关电源，还包括由开关电源供电的主控制电路、副控制电路、采样部分、人机部分、通讯部分和数传部分；采样部分包括1组三相电压采样电路和4组三相电流采样电路，人机部分包括触摸屏显示电路和故障报警电路或者触摸屏显示电路将故障报警功能集成设置，通讯部分包括232通讯电路、485通讯电路、6路光纤通讯接口电路、10路电平触发信号接口电路，数传部分包括gprs模块；

主控制电路用于接收处理采样信号，控制副控制电路进行相应的指令操作，经232通讯电路外接触摸屏；

副控制电路用于接收主控制电路的指令信号，控制光纤通讯接口电路、485通讯电路、程序烧写电路、电平触发信号接口电路；

采样部分用于将采样信号输入主控制电路；

人机部分用于人机操作和显示；

通讯部分用于提供光纤通讯接口、485通讯接口、232通讯接口和输出电平的触发接口；

数传部分用于提供无线通讯。

采用上述结构后，与现有技术相比，本发明具有以下优点：本发明具有结构合理的优点，展开来说：开关电源提供整个综合控制仪电路的供电部分，外接220v的交流电压，输出的电压接入线路板中；整个电路设计提供各种电能质量治理装置的外接端口：1、485通讯电路，用于控制485通讯方式的补偿装置；2、光纤通讯接口电路，用于连接控制需要快速动态补偿装置；3、电平触发信号接口电路，用于直接输出电平来控制需要触发电平的补偿装置。

该综合控制仪电路的另一大特点是设置多组电流采样，通过采集每一补偿装置的补偿电流，能够更加完整精确地判断出整个补偿系统的效果，其多组电流采样的可选择性也体现综合控制仪电路的适用性，可针对性的选择采样位置，因此从这方面也体现出本发明具有结构合理的优点。

另外，该综合控制仪的硬件可适用于连接不同厂家的补偿装置，适应性强。

作为改进，主控制电路包括由稳压电路供电的型号为tms320f28335pgf的主控dsp芯片u4、以型号为tps3823-33dbvr的芯片u7构建的复位电路、内存电路，芯片u7、内存电路分别与芯片u4电连接，稳压电路包括型号为tps73hd318的电源芯片u2，内存电路包括型号为sst39vf800a的外扩flash内存芯片u1、型号为cy7c1061av33的外扩ram内存芯片u3，这样，主控制电路包括芯片u4、内存电路、稳压电路三个电路，稳压电路保证整个主控电路的供电质量，外扩的内存电路增加了主控制电路的存储大小以及保证存储内容的可恢复性，整个电路可外接多种电路设计，增加了它的可扩展性。

作为改进，副控制电路包括型号为ep1c6q240c8的fpga芯片，该芯片包括u3a部分和u3b部分；u3b的管脚93～104连接6路光纤通讯的收发口，管脚61～68、73～74连接10路电平触发接口，管脚161～163连接485通讯收发数据口，管脚1～4、164～240连接至主控电路接口，管脚81～88连接外部数传模块，管脚75～79连接指示灯显示，代表电路是否正常运行，管脚139～144连接蜂鸣器和指示灯电路，管脚5～60、105～138悬空，这样，利用fpga芯片强大的时序逻辑结构构成副控制电路，在保证与dsp芯片进行交互的同时，能够兼顾到其余各个功能电路的控制，时序不混乱，增强了整个电路设计的逻辑性。

作为改进，1组三相电压采样电路中的每相的电路包括1个型号为whv10ah15d25霍尔电压传感器pta和型号为lm358_nsc中的2个放大器u17a、u17b组成，这样，采用型号为whv10ah15d25霍尔电压传感器，原边电路是电隔离的，可测量直流、交流和脉动电压或小电流、磁补偿式测量，过载能力强，性能稳定可靠，用于电压测量时，传感器通过与模块原边电路串联的电阻与被测量电路并联连接，输出电流正比于原边电压，整个电压采样电路采样精度高且信号放大稳定。

作为改进，4组三相电流采样电路中的每相的电路包括包括1个型号为ta1015-1m的电流互感器ta12和型号为lm358_nsc中的2个放大器u9a、u9b组成，这样，4组电流采样输入，即12路电流采样电路，分别是用于网侧的系统电流采样(3路)、apf/svg/spc补偿输出电流采样(3路)、svc补偿输出电流采样(3路)和智能电容器补偿输出的采样(3路)，对相关的电流参数进行实时采样检测，能够整合各个补偿支路的补偿情况，从而为达到最佳的补偿配置方案提供硬件支撑。

作为改进，6路光纤通讯的每路包括光纤接收电路和光纤发送电路；

光纤接收电路中：主要由6个型号为hfbr-2521的光纤接收口和1个型号为sn74hc245的芯片u23组成；

光纤发送电路中：6路光纤通讯分为3组并列的发送电路，其中每组电路主要由2个型号为hfbr-1521的光纤发送口和1个型号为ds75451的芯片u21组成；

这样，光纤通讯的优势有传输频带宽,通信容量大,短距离时传输速率达几千兆并且线路损耗低,传输距离远，抗干扰能力强,应用范围广等；可在型号为sn74hc245的芯片的端口连接一个发光二极管和电阻的串联电路，通过观察发光二极管的亮灭情况来监测与之相连接的各svg和apf补偿单元模块的运行情况。

作为改进，232通讯电路包括1个型号为max232_ese的通讯芯片u12和1个232的通讯外接口dw1，这样，该232通讯电路的设计既考虑到通讯的速度，又考虑到通讯的稳定性，且设计的电路合理规范，在与dsp主控电路交互频繁的情况下，依旧能够保持稳定且快速的命令输出。

作为改进，485通讯电路包括1个型号为td301d485h的485通讯模块u2和1个485通讯接口rs485，这样，485通讯电路具有很强的抗干扰能力使得信号的传递稳定更可靠，更有利于响应快；同时485通讯电路简洁，良好的抗噪声干扰性。

作为改进，还包括温度采样电路和盒体，综合控制仪电路设于盒体内，该温度采样电路用于采样盒体内的温度给主控制电路，这样，

作为改进，10路电平触发信号接口电路的每路包括1个型号为s8050的三极管q1和1个型号为s8550的三极管q2，1个型号为1n4007的二极管d1，这样，电路设计简单，符合电平触发电路的要求，依靠两个三极管的通断与二极管的反向原理，比如实现0v和+12v的转换。

附图说明

图1为本发明一种电能质量治理综合控制仪电路的原理图。

图2为稳压电路的电路原理图。

图3为内存电路的电路原理图。

图4为主控制电路的电路原理图。

图5为副控制电路的电路原理图。

图6为1组三相电压采样电路中的每相的电路原理图。

图7为4组三相电流采样电路中的每相的电路原理图。

图8为光纤通讯接收电路的电路原理图。

图9为光纤通讯接收选择电路的电路原理图。

图10为光纤通讯发送电路的电路原理图。

图11为232通讯电路的电路原理图。

图12为485通讯电路的电路原理图。

图13为程序烧写电路的电路原理图。

图14为单路+12v电平触发信号接口电路的电路原理图。

图15为温度采样电路的电路原理图。

具体实施方式

下面对本发明作进一步详细的说明：

本发明一种电能质量治理综合控制仪电路，包括开关电源，还包括由开关电源供电的主控制电路、副控制电路、采样部分、人机部分、通讯部分和数传部分；采样部分包括1组三相电压采样电路和4组三相电流采样电路，人机部分包括触摸屏显示电路和故障报警电路或者触摸屏显示电路将故障报警功能集成设置，通讯部分包括232通讯电路、485通讯电路、6路光纤通讯接口电路、10路电平触发信号接口电路，数传部分包括gprs模块；

主控制电路用于接收处理采样信号，控制副控制电路进行相应的指令操作，经232通讯电路外接触摸屏；

副控制电路用于接收主控制电路的指令信号，控制光纤通讯接口电路、485通讯电路、程序烧写电路、电平触发信号接口电路；

采样部分用于将采样信号输入主控制电路；

人机部分用于人机操作和显示；

通讯部分用于提供光纤通讯接口、485通讯接口、232通讯接口和输出电平的触发接口；

数传部分用于提供无线通讯。

主控制电路包括型号为tms320f28335pgf的主控dsp芯片u4，制造商为德州仪器ti，主控dsp芯片u4包括芯片u4a和芯片u4b，芯片u4a的管脚35～53分别串联一个阻值为10kω的电阻，其电阻的另外一端外接端子jp2，作为外部接线使用，连接至fpga副控电路中，管脚54～56分别串联一个阻值为0ω的电阻r13、r14、r15，其电阻另外一端并联连接电源+5v，管脚57串联一个阻值为24.9kω的电阻r16，电阻r16的另一端接地。管脚5～7、10～13、16～20作为m_pwm1～m_pwm12的输出口，管脚90、91、94、95作为m_t1pwm～m_t4pwm的输出口，管脚68、69、72、73、88、89作为m_cap1～m_cap6的输出口，管脚21、24～28作为c1_trip#～c6_trip#的输出口，管脚64～67分别作为m_mdxa、m_mdra、m_mclkxa、m_mfsxa的输出端口，管脚100、110～112分别作为m_mclkra、m_mfsra、pdpinta#、pdpintb#的输出端口，管脚74、75分别作为evasoc#、evbsoc#的输出端口，外接端子jp2。管脚81、82、102悬空，管脚80串联一个复位电路，复位电路由一个型号为tps3823-33dbvr的芯片u7，按键开关s1组成，按键开关两端并联一个容值为10uf的电容，芯片u7的管脚3连接按键开关s1，并联一个阻值为10kω的电阻r9，电阻r9另外一端接电源+3.3v，芯片u7的管脚5接电源+3.3v，管脚2接地，管脚4外接端口m_mclkra，与dsp芯片u4的管脚100并联。芯片u4a的管脚1～2、151～153、156～158、161～165、168～169、172～176作为m_a0～m_a19的输出端口，管脚115～116、119、122～124、127～136作为m_db0～m_db15的输出端口，管脚145、141、150、137、148、149分别作为m_xcs0#、m_xcs6#、m_xcs7#、m_xwe#、m_xr/w#、m_xrd#的输出端口，管脚62～63、96～99、113～114分别作为m_canrx0、m_cantx0、spi_mosi、spi_miso、spi_clk、spi_slaen、m_rxd0、m_txd0的输出端口，管脚138、142分别作为xint1#、m_xclko的输出端口，与内存电路相连接，并外接端子jp1。芯片u4a的管脚104接地，管脚105外接晶振电路，晶振电路主要由一个为30mhz的晶振os1组成，其管脚3串联一个阻值为100ω的电阻r4，管脚4外接电源+3.3v，并串联连接一个容值为0.1uf的电容c26，电容c26另外一端接地，晶振os1管脚1悬空，管脚2接地。芯片u4a管脚76～79、85～87连接外部程序烧写口jtag端口j1。

芯片u4b电源部分管脚4、15、23、29、61、101、109、117、126、139、146、154、167外接电源+1.8v，管脚9、71、84、93、107、121、143、159、170外接电源+3.3v，管脚34、45外接虚拟+3.3v电源，管脚31、59外接虚拟+1.8v电源，管脚3、8、14、22、30、60、70、83、92、103、106、108、118、120、125、140、144、147、155、160、166、171接地，管脚32、33、43、44、58接虚拟地。

内存电路部分组成：型号为sst39vf800a的外扩flash内存芯片u1，制造商为超捷半导体sst，型号为cy7c1061av33的外扩ram内存芯片u3，制造商为赛普拉斯半导体cy，芯片u1端口m_a0～a19、m_db0～adb15和芯片u2端口m_a0～a19、m_db0～adb15连接dsp芯片u4端口m_a0～a19、m_db0～adb15，并外接端子jp1端口m_a0～a19、m_db0～adb15,芯片u1管脚37、47连接电源+3.3v，管脚27、46接地，管脚15外接dsp芯片u4管脚67，管脚11、12、14、26、28分别连接dsp芯片u4管脚137、65、64、150、149。芯片u3管脚2、14、16、23、29、50接电源+3.3v，管脚5、12、26、32、39、41、53接地，管脚13、15、42连接dsp芯片u4管脚141、137、149，管脚40、43悬空。

稳压电路部分组成：型号为tps73hd318的电源芯片u2，制造商为德州仪器ti，电源芯片u2管脚的5、6、11、12外接+5v电源，管脚28分别串联一个10k的电阻r7，电阻r7另外一端接电源+5v，管脚22串并联两个阻值为10kω的电阻r6、r26，电阻r6另外一端接电源+5v，电阻r26另外一端接电源+3.3v，管脚25串并联1个阻值为0ω的电阻r6和阻值为160k的电阻r26，电阻r6另外一端接电源+1.8v，电阻r26另外一端接地，管脚19连接电源+3.3v，管脚17、18管脚输出+3.3v，23、24管脚输出+1.8v，管脚3、4、9、10接地。管脚17并联两个容值为10uf的电解电容e3、e5和1个容值为0.1uf的电容c13，后并联接地。管脚24并联两个容值为10uf的电解电容e4、e6和1个容值为0.1uf的电容c10，后并联接地。管脚17和管脚24之间串联两个型号为1n4001的二极管d2、d3。电源+1.8v与接地之间并联2个容值为10uf的两个电解电容e7、e9，电源+3.3v与接地之间并联1个容值为10uf的电解电容e8，电源+5v与接地之间并联2个容值为10uf电解电容e1、e2，再并联两个容值为0.1uf的电容c5、c7，再并联1个型号为smaj_5a的二极管，再并联1个阻值为10kω的电阻r3与一个二极管的串联电路。

副控制电路包括型号为ep1c6q240c8的fpga芯片，该芯片包括u3a和u3b；u3b的管脚93～104连接6路光纤通讯的收发口，管脚61～68、73～74连接10路电平触发接口，管脚161～163连接485通讯收发数据口，管脚1～4、164～240连接至主控电路接口，管脚81～88连接外部数传模块，管脚75～79连接指示灯显示，代表电路是否正常运行，管脚139～144连接蜂鸣器和指示灯电路，管脚5～60、105～138悬空。

u3a的电源部分管脚112、92、70、130、157、172、189、209、231、51、22、9连接电源+3.3v，管脚72、90、110、191、211、229、154、27连接电源+1.5v，管脚171、129、142、111、109、232、230、212、210、192、190、91、89、52、40、10、71、69、151、150、311、30、35、34接地，管脚147～149、155外接程序烧写电路，程序烧写电路由一个10p的外接端子jtag组成，其管脚1连接fpga芯片u3a管脚147且并联一个阻值为10kω的电阻r78，电阻r78另外一端接地，管脚3连接fpga芯片u3a管脚149，管脚5连接fpga芯片u3a管脚148且并联一个阻值为10kω的电阻r77，电阻r77另外一端接电源+3.3v，管脚9连接fpga芯片u3a管脚155且并联一个阻值为10kω的电阻r76，电阻r76另外一端接电源+3.3v，电阻r76和r77的另外一端并联后串联连接一个容值为0.1uf的电容c232，电容232另外一端接地，管脚7、8悬空，管脚4、6外接电源+3.3v，管脚2、10接地，管脚2、4之间并联一个容值为0.1uf的电容c246。

1组三相电压采样电路中的每相的电路包括1个型号为whv10ah15d25霍尔电压传感器pta和型号为lm358_nsc中的2个放大器u17a、u17b组成，其中霍尔电压传感器pta输入端1和阻值均为20kω的电阻r42、r43、r44、r45、r52串联连接，电阻r42的一端与阻值为200kω的电阻r54并联，r54一端与输出端与霍尔电压传感器pta输入端2并联；霍尔电压传感器pta输出端3和4与一个阻值为100ω的电阻r0，容值为10nf的电容c0并联连接，霍尔电压传感器pta输出端3与阻值为10k的电阻r33串联，r33另外一端与阻值为10k的r41并联，lm358_nsc的放大器u17a的端口3与电阻r33和r41的并联点相连，放大器u17a的端口2和阻值为10kω的电阻r55、r57并联，r57的另一端与放大器u17a的端口1相连，放大器u17a的端口4、8外接电源+15v和-15v,放大器u17a的端口1与放大器u17b的端口5连接，放大器u17b的端口6和端口7相连，放大器u17b的端口7和两个二极管型号为1n4148的d33与型号为zmm3v3的d34的串联连接点相连。

4组三相电流采样电路中的每相的电路包括1个型号为ta1015-1m的电流互感器ta12和型号为lm358_nsc中的2个放大器u9a、u9b组成，其中电流传感器ta12输入端1和输入端2与外部的互感器直接相连，电流传感器ta12输出端和两个阻值为100ω的电阻rcc6和rcc7，一个容值为10nf的电容ccc3并联，电流传感器ta12输出端3串联一个阻值为10k的电阻r33，电阻r33的另外一端并联一个阻值为10k的电阻r32，放大器u9a的端口3连接电阻r32和r33的并联连接点，放大器u9a的端口2和阻值为10kω的电阻r36、r40并联，r40的另一端与放大器u9a的端口1相连，放大器u9a的端口4、8外接电源+15v和-15v，

放大器u9a的端口1与放大器u9b的端口5连接，放大器u9b的端口6和端口7相连，放大器u9b的端口7和两个二极管型号为1n4148的d31与型号为zmm3v3的d32的串联连接点相连。

6路光纤通讯的每路包括光纤接收电路和光纤发送电路：

光纤接收电路中：主要由6个型号为hfbr-2521的光纤接收口和1个型号为sn74hc245的芯片u23组成，型号为hfbr-2521光纤接收口frx01端口3外接+5v电源，端口1和4相连，外接型号为sn74hc245的芯片u23的管脚18，同理，其余五个信号线端口frx02～frx06依次连接芯片u23的管脚17、16、15、14、13，光纤接收口frx01端口2接地，光纤接收口frx01端口5、6悬空，芯片u23的管脚20连接+3.3v供电，并串联一个容值为0.1uf的电容c1，电容c1与芯片u23的管脚19连接且接地，芯片u23的管脚11和12连接并接地，芯片u23的管脚1和10接地，芯片u23的管脚2～7分别串联连接一个发光二极管和一个阻值为510ω的电阻，电阻的另外一端连接电源+3.3v，芯片u23的管脚8和9悬空。

光纤发送电路中：6组发送电路分为3组并列的发送电路组成，其电路主要由2个型号为hfbr-1521的光纤发送口和1个型号为ds75451的芯片u21组成，如图，光纤发送口ftx03和ftx04的3、4、5、6端口悬空，光纤发送口ftx03端口1并联两个阻值为100ω的电阻r119和r120，电阻r119和r120外接+5v电源，光纤发送口ftx04端口1并联两个阻值为100ω的电阻r117和r118，电阻r117和r118外接+5v电源，芯片u21的管脚3、5分别连接光纤发送口ftx04和ftx03的端口1。芯片u21的管脚2、7、8连接+5v电源，管脚4接地，管脚1、6分别串联一个发光二极管和阻值为510ω的电阻，电阻的另一端接+3.3v电源。

232通讯电路包括1个型号为max232_ese的通讯芯片u12和1个232的通讯外接口dw1，如图所示，232的通讯外接口dw1的端口3和通讯芯片u12的管脚7相连，通讯外接口dw1的端口5和通讯芯片u12的管脚8相连，通讯外接口dw1的端口1串联一个容值为470uf的电解电容c99，电解电容c99另外一端接地，电解电容c99并联一个容值为0.1uf的电容c104，在电容c104并联点继续并联电感值为120ω的电感ld，电感ld串联两个并联后容值为470uf的电解电容c22和c33，电解电容c22和c33并联点另外一端接地。型号为max232_ese的232通讯芯片u12的管脚1、3之间并联一个容值为0.1uf的电容c103，芯片u12的管脚2串联一个容值为0.1uf的电容c107，电容c107的另外一端接+5v电源，u12的管脚4、5之间并联一个容值为0.1uf的电容c105，芯片u12的管脚6串联一个容值为0.1uf的电容c106，电容c106的另外一端接+5v电源，芯片u12的管脚10连接主控制dsp电路板的管脚23，芯片u12的管脚9连接主控制dsp电路板的管脚20，芯片u12的管脚11～14悬空，芯片u12的管脚15接地，芯片u12的管脚16接+5v电源，并串联一个容值为0.1uf的电容c100，电容c100另外一端接地。通讯外接口dw1的端口3和5分别并联连接一个阻值为1m的电阻r13、r27，电阻r13、r27另外一并联端连接+3.3v电源。

485通讯电路包括1个型号为td301d485h的485通讯模块u2和1个485通讯接口rs485，485通讯模块u2管脚1外接+3.3v电源，+3.3v并联连接容值为0.1uf的电容c45，电容c45另外一端接地，485通讯模块u2的管脚2接地，485通讯模块u2的管脚3、4、5分别连接副控制电路中fpga芯片管脚161、162、163，其中485通讯模块u2的管脚4并联连接一个阻值为10kω的电阻rs1,电阻rs1的另外一端外接+3.3v电源，485通讯模块u2的管脚9串联一个阻值为10ω的电阻r15，管脚8串联一个阻值为10ω的电阻r14，在电阻r14和r15的另一端并联一个双向稳压管d7和一个阻值为120电阻r11，485通讯接口rs485的端口3连接电阻r15的并联点，端口5连接电阻r14的并联点，485通讯接口rs485的端口1、2、4、6、7、8备用悬空。

还包括温度采样电路和盒体，综合控制仪电路设于盒体内，该温度采样电路用于采样盒体内的温度给主控制电路。

温度采样电路主要由1个型号为lm75ad的温度采集芯片u8组成，其管脚1、2、3分别串联一个阻值为10kω的电阻r400、r401、r402，电阻r400、r401、r402另外一端并联接地，芯片u8的管脚4接地，管脚5、6、7并联后串联连接一个阻值为10kω的电阻r403，电阻r403的另外一端接电源+3.3v，芯片u8的管脚8接电源+3.3v，并联连接一个容值为0.1uf的电容c200，电容c200的另外一端接地。

10路电平触发信号接口电路的每路包括1个型号为s8050的三极管q1和1个型号为s8550的三极管q2，1个型号为1n4007的二极管d1，具体为fpga芯片u3的io接口连接三极管q1的发射极，三极管q1的基极串联一个阻值为10kω的电阻r4，电阻r4另外一端接电源+5v，三极管q1的集电极串联一个阻值为1kω的电阻r5，电阻r5的另外一端连接三极管q2的基极，三极管q2的发射极连接电源+12v，三极管q2的集电极串联一个型号为1n4007的二极管d1，二极管d1另外一端输出+12v电平信号。

以上所述仅是本发明的较佳实施方式，故凡依本发明专利申请范围所述的构造、特征及原理所做的等效变化或修饰，均包括于本发明专利申请范围内。