半导体设备、系统和控制方法与流程

相关申请的交叉引用

于2019年6月21日提交的、申请号为no.2019-115547的日本专利申请的公开，包括其说明书、附图和说明书摘要，以其整体通过引用并入本文。

本发明涉及半导体设备、系统和控制方法，例如，具有非易失性存储设备和dc电压转换器(后文中被称为dc-dc转换器，或简单地被称为转换器)的半导体设备、系统并且包括相同半导体设备的控制方法。

背景技术：

作为dc-dc转换器，存在模拟控制系统和数字控制系统。例如，通常的模拟控制方法和数字控制方法的dc-dc转换器包括如在图11中示出的配置。图11a示出了模拟受控的dc-dc转换器的配置，图11b示出了数字受控的dc-dc转换器的配置。

在模拟受控的dc-dc转换器中，晶体管mp1、mn1由栅极驱动器开关，以通过切换流过电感器(线圈)lout和电容器cout的电流来生成输出电压vout。所生成的输出电压vout被补偿(诸如，由包括电阻器和电容器的补偿电路进行相位补偿)，并且所生成的输出电压vout由比较器cmp1与参考电压进行比较。通过比较，输出电压vout和参考电压之间的差异或误差从比较器cmp1提供给脉冲宽度调制(pwm)生成电路。

在pwm生成电路中，比较器cmp2将周期性锯齿波与误差进行比较，并且与该误差相对应的脉冲宽度pwm信号被生成，并且该pwm信号被提供给栅极驱动器。由于pwm信号的脉冲宽度根据误差的幅度而变化，因此占空比，亦即高电平时段(或低电平时段)与一个时段的比值根据误差而改变。因此，例如，在dc-dc转换器中，晶体管mp1被接通的时段将根据误差而改变，并且反馈操作被执行以减少误差，即，与参考电压相对应的电压值的输出电压vout被生成。

数字受控的dc-dc转换器具有这样的配置，其中，由模拟受控的dc-dc转换器提供的补偿电路和pwm生成电路通过数字电路来实现。在图11b中，补偿电路由比例积分微分(pid)控制电路来配置，pwm生成电路由比较器cmp2来配置，比较器cmp2将来自计数器的锯齿波和pid控制电路的输出进行比较。因为数字控制，来自比较器cmp1的输出通过模拟和数字转换电路(后文中，被称为adc电路)转换为数字信号，并且被供应给pid控制电路。例如，在图11b中示出的数字受控的dc-dc转换器中，当功率被接通时，软启动控制电路操作，栅极驱动器基于来自软启动控制电路的信号来操作。

例如，针对具有pid控制电路的数字控制的dc-dc转换器技术在日本专利号6,445,348(专利文献1)中被描述。

技术实现要素：

为了稳定在dc-dc转换器中的反馈操作，补偿电路被配置为提供与图11示出的晶体管mp1、mn1等的开关频率、电感器lout的值(即，电感)、以及电容器cout的值(即，电容)相对应的特性。

在模拟受控的dc-dc转换器中，由于晶体管的开关频率、电感器的值lout和电容器的值cout是预设的，因此构成补偿电路的电阻器和电容器是预定和固定的，使得补偿电路包括适合于这些预设频率和值的特性。

作为对比，在数字受控的dc-dc转换器中，通过改变被供应给pid控制电路的控制参数，能够改变传递函数，传递函数是pid控制电路的特性。这意味着开关频率、电感器lout和电容器cout的值可以有多种选择。亦即，即使开关频率、电感器lout和电容器cout的值被设置为任何频率和值，也能够通过改变控制参数来稳定反馈操作。

这种数字控制方案允许用户取决于期望的dc-dc转换器，来优化开关频率、电感器lout和电容器cout的值。例如，当开关频率、电感器lout和电容器cout的值被选择以便减少安装部件的成本时，能够通过选择与所选择的部件相对应的控制参数来稳定反馈操作。此外，例如，当开关频率增加时，电磁干扰(emi)的要求变得严苛。然而，也可以通过选择控制参数来改进电磁兼容性(emc)容忍度，使得即使在低开关频率处反馈操作也是稳定的。

由于控制参数被提供给如在图11b中示出的pid控制电路，存在与比例相关的比例常数kp、与微分相关的微分常数kd、与电压偏移相关的偏移常数offset、以及与积分相关的积分常数ki。

本发明人已经研究了具有dc-dc转换器的系统，该dc-dc转换器能够响应于开关频率、电感器lout的值和电容器cout的值的改变而改变控制参数。图10是示出由本发明人在本发明之前考虑的系统的示意性配置的电路图。系统1包括晶体管mp1、mn1、电感器lout、电容器cout、dc-dc转换器2和控制器3。dc-dc转换器2包括在图11b中示出的比较器cmp1、cmp2、adc电路、pid控制电路、计数器和栅极驱动器等。另外，尽管在图10中被省略，但是输出电压vout被供应给控制器3。

控制器3提供了非易失性存储设备5和控制电路4。与开关频率、电感器lout和电容器cout的每个值相对应的多个控制参数被预先存储在存储设备5中。控制电路4访问存储设备5以读取与设置的开关频率、电感器lout和电容器cout的值相对应的控制参数，然后将所读取的控制参数设置到dc-dc转换器2。因此，dc-dc转换器2中的pid控制电路的特性变为适合于由用户设置的开关频率、电感器lout和电容器lout的值，使得稳定的反馈操作被执行。

然而，由于需要控制器3，因此在实现系统1时存在安装面积增加的问题。此外，本发明人已经考虑过控制器3通过由dc-dc转换器2生成的输出电压vout来操作。然而，为了操作控制器3，dc-dc转换器2需要生成输出电压vout。另一方面，dc-dc转换器2保持不操作，直到控制参数被提供给dc-dc转换器2为止。因此，操作电压不被馈送到控制器3，并且落入死锁(deadlock)状态的问题发生，在死锁状态中，不可操作状态持续。

专利文献1描述了涉及数字受控的dc-dc转换器的技术，但是专利文献1没有描述或认识到上面所提及的问题。

根据本说明书和附图的描述，其他目的和新颖性特征将变得明显。

根据一个实施例的半导体设备如下。

亦即，该半导体设备包括转换器，其特性是根据控制参数来确定的；非易失性存储设备；以及处理器，该处理器用转换器的输出电压作为操作电源来操作。控制参数被存储在非易失性存储设备中，并且在输出电压正从转换器输出的时段期间，通过该处理器，控制参数从非易失性存储设备中读取，并且在转换器中设置。

根据一个实施例，可以提供具有数字受控的转换器的半导体设备，其在抑制安装面积增加的同时，能够稳定反馈操作。

附图说明

图1是示出根据第一实施例的系统的配置的电路图；

图2是示出根据第一实施例的dc-dc转换器的配置的电路图。

图3是示出根据第一实施例的dc-dc转换器的操作的波形图。

图4是示出根据第一实施例的模式切换电路的配置的框图。

图5是使用在图4中示出的模式切换电路的dc-dc转换器的波形的波形图。

图6是示出根据第二实施例的模式切换电路的配置的框图。

图7是示出根据第二实施例的模式切换电路的操作的波形图。

图8是示出根据第三实施例的模式切换电路的配置的框图。

图9是示出根据第一实施例的半导体设备的另一配置的框图。

图10是示出在本发明之前本发明人已经研究过的系统的示意性配置的电路图。

图11a是示出模拟受控的dc-dc转换器的配置的图。

图11b是示出数字受控的dc-dc转换器的配置的图。

具体实施方式

下面将参考附图描述本发明的实施例。要注意的是，本公开仅是示例，并且本领技术人员在保持本发明的主旨的同时，可以很容易地想到适当的改变，这些改变自然地被包括在本发明的范围内。附加的地，尽管为了说明的清楚，附图可以示意性地表示与实际实施例相比的每个部分的宽度、厚度、形状等，但是附图仅仅是示例，并且不限制对本发明的解释。

在本说明书和每个附图中，相同的附图标记被分配给与前述附图的要素相同的要素，并且其详细描述可以被适当地省略。

图1是示出根据第一实施例的系统的配置的电路图。在图1中，1表示系统。尽管系统1包括多个半导体设备、多个晶体管和多个无源元件(电感器、电阻器、电容器等)等，但在图1中仅示出了需要用于图示的内容。

在图中，10示出半导体设备。半导体设备10是微控制器，其中多个电路框在一个半导体芯片中形成。t1至t5示出了被提供在半导体设备10上的外部端子。外部端子t1、t4和t5是电源端子。第一电源电压vd1向外部端子t1供电，第二电源电压vd2向外部端子t5供电。此外，对于外部端子t4，将在稍后描述的由dc-dc转换器生成的输出电压vout被馈送。

半导体设备10包括初级电源区域11，第一电源电压作为操作电压被提供给初级电源区域11；次级电源区域12，输出电压vout作为操作电压被提供给次级电源区域12；以及系统电源区域13，第二电源电压vd2作为操作电压被提供给系统电源区域13。由半导体设备10提供的电路框中的每个电路框通过在初级电源区域11、次级电源区域12和系统电源区域13的任何一个或多个区域上布置的操作电压来操作，并且每个电路框被供应有所布置的区域的操作电压。

在图1中，由半导体设备10提供的多个电路框的一部分的电路框被例示。亦即，作为被布置在次级电源区域12中的电路框，例示了处理器18、作为易失性存储器设备的静态存储器(sram)19、作为非易失性存储器设备的闪速存储器17和外围逻辑20，并且这些电路框通过输出电压vout来操作。此外，作为被布置在系统电源区域13中的电路框，例示了系统控制逻辑16，并且该电路框通过第二电源电压vd2来操作。此外，栅极驱动器15被图示为被布置在初级电源区域11中的电路框，其通过第一电源电压vd1来操作。如后文将描述的，dc-dc转换器14被布置在初级电源区域11和系统电源区域13二者上，并且dc-dc转换器14通过第一电源电压vd1和第二电源电压vd2来操作。

闪速存储器17存储例如用于实现期望功能的程序，该期望功能由半导体设备10实现。处理器18读取并执行存储在闪速存储器17中的程序，由此在半导体设备10中实现期望的功能。静态存储器19被用于例如在程序被执行时存储数据，而外围逻辑被用于例如在程序被执行时，向被包括在系统1中的其它半导体设备传输数据和从该其它半导体设备接收数据。

在第一实施例中，dc-dc转换器14的控制参数也被预先存储在闪速存储器17中。与dc-dc转换器相关的控制程序也被预先存储在闪速存储器17中。处理器18通过执行控制程序从闪速存储器17读取控制参数21，并且处理器18将所读取的控制参数21供应给系统控制逻辑16和dc-dc转换器14。

如参考图2等在下文详细描述的，dc-dc转换器14包括数字控制回路、模拟控制回路和模式切换电路。数字控制回路通过所供应的控制参数21来设置特性，并且生成pwm信号。在该第一实施例中，模拟控制回路生成脉冲频率调制(pfm)信号。模式切换电路选择pwm或pfm信号，并且所选择的信号作为栅极驱动信号22被提供给栅极驱动器15。在图中，栅极驱动信号22被示出为一个信号，当然，其可以是多个信号。

基于所供应的栅极驱动信号22，栅极驱动器15生成栅极信号23p和23n，并且将栅极信号23p和23n供应给外部端子t2和t3。

外部端子t1至t4，被提供在半导体设备10的外侧上的外部开关电路30与之耦合。

在第一实施例中，开关电路30包括晶体管mp1、mn1、电感器lout和电容器cout，而非特定限制。在第一实施例中，晶体管mp1包括p沟道型mosfet，并且晶体管mn1包括n沟道型mosfet。当然，晶体管mp1、mn1不限于mosfet，晶体管mp1、mn1可以是igbt等。

晶体管mp1和mn1被耦合，使得源极-漏极路径中的每一项在第一电源电压vd1和接地电压vs之间串联，并且晶体管mp1的漏极和晶体管mn1的漏极彼此耦合。此外，晶体管mp1的栅极被耦合到外部端子t2，晶体管mn1的栅极被耦合到外部端子t3。晶体管mp1的漏极和晶体管mn1的漏极被耦合到电感器lout的一端。此外，电容器cout被耦合在电感器lout的另一端与接地电压vs之间，并且来自电感器lout的另一端的输出电压vout被输出到外部端子t4。

尽管在图中被省略，参考电压被供应，并且dc-dc转换器14输出随时间改变的栅极驱动信号22，从而将输出电压vout的电压值与参考电压匹配。根据栅极驱动信号22，栅极驱动器15将随时间变化的栅极驱动信号23p、23n提供给晶体管mp1、mn1的栅极。因此，晶体管mp1、mn1执行开关操作，并且随时间变化的电流流动到电感器lout和电容器cout中，由此输出电压vout的电压值被改变，使得与参考电压匹配的输出电压vout被输出。

尽管没有特定限制，但是第一电源电压vd1和第二电源电压vd2是相同的电压值(例如3.3v～5v)。当与参考电压匹配时，输出电压vout的电压值是例如1.8v。由于第一电源电压vd1和第二电源电压vd2例如是相同的电压值，因此在不将外部端子t5提供给半导体设备10的情况下，系统电源区域13可以从外部端子t1而被供以第一电源电压vd1。然而，在开关电路30中，由于晶体管mp1、mn1执行开关操作，因此存在如下可能性：由开关操作导致的噪声被传输到系统电源区域13。因此，期望的是，分开地提供第一电源电压vd1和第二电源电压vd2。

(dc-dc转换器的配置)图2是示出根据第一实施例的dc-dc转换器的配置的电路图。在图中，一个点的点划线是虚拟线，其用于分开被馈送了第一电源电压vd1的由初级电源操作的区域、以及被馈送了第二电源电压vd2的由系统电源操作的区域。在图1中描述的初级电源区域11和开关电路30被布置在由初级电源操作的区域中。参考图1描述的系统电源区域13被布置在由系统电源操作的区域中。在图2中，与图1不同的是，其示出了一个示例，其中构成dc-dc转换器14的电路框被布置在由系统电源操作的区域中，但不限于此。

在图2中，由于开关电路30和栅极驱动器15与在图1中的开关电路30和栅极驱动器15相同，因此其描述将被省略。

dc-dc转换器14包括数字控制回路35、与数字控制回路35并联耦合的模拟控制回路36、以及模式切换电路37。此外，尽管没有被特定限制，在图1中示出的系统控制逻辑16包括寄存器39和控制电路40。当然，寄存器39和控制电路40二者均可以被提供在dc-dc转换器14中，而不被提供在系统控制逻辑16中。接下来，将给出数字控制回路35和模拟控制回路36的描述。

(数字控制回路)数字控制回路35包括误差放大器41、adc电路42、pid控制电路43、软启动控制电路44、选择器45、比较器47、计数器46和定时电路48。

误差放大器41包括被供应有参考电压38的输入端子(+)、以及被供应有输出电压vout的输入端子(-)。误差放大器41检测在被供应给输入端子(+)的参考电压38与被供应给输入端子(-)的输出电压vout之间的电势差，并且将与误差相对应的误差信号(模拟信号)输出到adc电路42。adc电路42将误差信号转换为对应的数字信号，并且将该对应的数字信号输出到pid控制电路43。

pid控制电路43被供应有来自寄存器39的控制参数21。作为控制参数21，与电压偏移相关的偏移常数offset、与比例相关的比例常数kp、与微分相关的微分常数kd、以及与积分相关的积分常数ki被供应、并且被设置到pid控制电路43。pid控制电路43的传递函数由比例常数kp、微分常数kd和积分常数ki确定，并且传播信号的水平根据偏移常数offset来调整。pid控制电路43起补偿电路的作用，通过根据在被供应给数字控制回路35的输出电压vout的相位等中的改变，来改变比例常数kp、微分常数kd、积分常数ki和偏移常数offset，pid控制电路43改变特性，并且针对被供应给数字控制回路35的输出电压vout执行适当的补偿。

软起动控制电路44是在例如第一电源电压vd1和第二电源电压vd2被接通、并且dc-dc转换器14被起动时，用于抑制在电流路径中的流动的巨大的涌浪电流(inrushcurrent)的电路。如果不提供有软启动控制电路44，则当dc-dc转换器14被起动时，在包括晶体管mp1等的电流路径中存在巨大的涌浪电流。例如，巨大的涌浪电流导致第一电源电压vd1的电压压降和/或构成电流路径的元件的击穿(烧毁)。此外，输出电压vout迅速上升，并且在输出电压vout中发生过冲(overshoot)。当dc-dc转换器14被起动时，软启动控制电路44在pid控制电路43之前启动操作，并且输出用于控制晶体管mp1的信号，使得输出电压vout逐渐增加。在图2中，软启动控制电路44被提供在数字控制回路35中，但不限于被提供于此。例如，软启动控制电路44可以被提供在模拟控制回路36中或dc-dc转换器14的外侧。

从pid控制电路43输出的pid输出信号pio被提供给选择器的输入端子45(0)，从软起动控制电路44输出的软起动信号sto被提供给选择器的输入端子45(1)。选择器45根据模式切换信号mod1的逻辑值，来选择并且输出pid输出信号pio或软起动信号sto。当模式切换信号mod1是逻辑值“1”时，选择器45选择被供应到输入端子(1)的软启动信号sto，并且当模式切换信号mod1是逻辑值“0”时，选择器45选择被供应到输入端子(0)的pid输出信号pio。

选择器45的输出被供应给比较器47的输入端子(+)。另一方面，比较器47的输入端子(-)，计数器46的输出信号被供应。计数器46对来自定时电路48的时钟信号进行计数，以生成如在图2中的46p所示出的锯齿(比较信号)。亦即，计数器46生成周期性锯齿波，其值随着时间从初始值上升，并且当达到预定值时返回到初始值。附带地，定时电路48还生成针对adc电路42、pid控制电路43、软启动控制电路44和比较器47等的同步信号，并且将该同步信号供应给这些电路框。

比较器47将被供应给输入端子(+)的选择器45的输出的电压值与被供应给输入端子(-)的锯齿波的电压值进行比较，并且比较器47将pwm信号d_pwm提供给模式切换电路37的输入端子(0)，pwm信号d_pwm的占空比根据选择器45的输出的电压值来确定。

(模拟控制回路)模拟控制回路36包括误差放大器49和比较器50。误差放大器49包括被供应有参考电压38的输入端子(+)、以及被供应有输出电压vout的输入端子(-)，并且误差放大器49输出参考电压38与输出电压vout之间的电势差，作为模拟的误差信号。

比较器50包括输入端子(+)，以及分别被供应有高侧阈值电压vt_h和低侧阈值电压vt_l的两个输入端子(-)，误差信号从误差放大器49向该输入端子(+)供应。比较器50执行在误差信号的电压值和阈值电压vt_h、vt_l之间的比较，并且根据该比较的结果输出电压的pfm信号。例如，如果误差信号超过阈值电压vt_h，则比较器50使pfm信号为高电平，并且如果误差信号降为低于阈值电压vt_l，则比较器50将pfm信号改变为低电平。

在第一实施例中，模拟控制回路36将作为如下示例而被描述：基于在输出电压vout和参考电压38之间的差异来生成pfm信号，但模拟控制回路36不限于此。例如，如在图11a中示出的，模拟控制回路和数字控制回路可以生成pwm信号。误差放大器49和比较器50的特性是预定的特性。因此，即使在模拟控制回路生成pwm信号或模拟控制回路生成pfm信号的情况中，模拟控制回路36的特性也已经变为那些预定的特性。亦即，由于在数字控制回路35中包括pid控制电路43，因此模拟控制回路36的特性很难通过控制参数21改变。换言之，模拟控制回路36可以是不需要控制参数21的控制回路。

在根据第一实施例的dc-dc转换器14中，数字控制回路35用作构成相对于次级电源区域12的主电源的控制回路，模拟控制回路36用作构成附加的辅助电源的控制回路，以用于使构成主电源数字控制回路35起作用。亦即，模拟控制回路36用于供应从闪速存储器17读取控制参数21、并且将其传递到pid控制电路43所需要的功率。模拟控制回路36可以被配置在能够供应该功率的范围内。因此，在第一实施例中，为了最小化在模拟控制回路36中花费的面积开销，简化了电路的pfm控制的配置在模拟控制回路36中被采用。

从比较器50输出的pfm信号作为pfm信号a_pfm而被供应给模式切换电路37的输入端子(1)。

模式切换信号mod2被供应给模式切换电路37。根据模式切换信号mod2的逻辑值，模式切换电路37选择被供应给输入端子(1)的pfm信号a_pfm、或者被供应给输入端子(0)的pwm信号d_pwm，并且将其作为栅极驱动信号22输出。尽管没有特定限制，但是在第一实施例中，当模式切换信号mod2的逻辑值为“0”时，模式切换电路37选择被供应给输入端子(0)的pwm信号d_pwm，当模式切换信号mod2的逻辑值是“1”时，模式切换电路37选择被供应给输入端子(1)的pfm信号a_pfm。

如前文所述的，栅极驱动器15通过基于栅极驱动信号22的晶体管mp1、mn1的开关操作来生成输出电压vout。所生成的输出电压vout被供应给在图1中示出的次级电源区域12，并且被供应给误差放大器41和49。因此，被布置在次级电源区域12中的闪速存储器17和处理器18等操作，参考电压38与误差放大器41和49中的输出电压vout之间的误差被确定。

基于模式切换信号mod2，模式切换电路37选择pwm信号d_pwm或pfm信号a_pfm。换言之，数字控制回路35或模拟控制回路36通过模式切换信号mod2而被选择。作为结果，所选择的控制回路、栅极驱动器15和开关电路30生成反馈路径，使得输出电压vout的电压值与参考电压38的值相匹配。

当pfm信号a_pfm被选择时，操作如下。亦即，当输出电压vout超过参考电压38时，来自误差放大器49的误差信号被降低，然后当误差信号低于阈值电压vt_l时，比较器50使pfm信号a_pfm为低电平。该低电平pfm信号a_pfm作为栅极驱动器信号22被供应给栅极驱动器15，栅极驱动器15关断晶体管mp1。当输出电压vout超过参考电压38时，由于晶体管mp1被关断，因此输出电压vout被降低，使得在输出电压vout与参考电压38之间的误差被减少。相反地，如果输出电压vout降到参考电压38之下，则误差信号升高，并且如果误差信号升高到阈值vt_h之上，则比较器50使pfm信号a_pfm为高电平。该高电平pfm信号a_pfm作为栅极驱动器信号22被供应给栅极驱动器15，并且栅极驱动器15接通晶体管mp1。因此，输出电压vout升高，使得在参考电压38与输出电压vout之间的差减少。

在图2中示出的寄存器39中，处理器18执行控制程序，然后将从闪速存储器17读取的控制参数21写入。存储在寄存器39中的控制参数21被供应给pid控制电路43。

上文所述的模式切换信号mod1和mod2由控制电路40生成。在第一实施例中，控制电路40基于上电(power-on)复位信号ponr生成模式切换信号mod1和mod2。尽管没有特定限制，在图1中示出的系统控制逻辑16包括上电复位电路(未示出)。在第一实施例中，当第一电源电压vd1和第二电源电压vd2二者都接通时，上电复位电路输出上电复位信号ponr。

(dc-dc转换器的操作)图3是示出根据第一实施例的dc-dc转换器14的操作的波形图。在图3中，在图2的dc-dc转换器14的启动期间的控制信号和输出电压vout的波形被示出。后文中，参考图2和图3，dc-dc转换器14的操作将被说明。

通过接通第一电源电压vd1和第二电源电压vd2二者，第一电源电压vd1和第二电源电压vd2变为预定电势。为了避免附图复杂，仅示出了第一电源电压vd1，并且此后将描述第一电源电压vd1。

当第一电源电压vd1达到预定电势时，上电复位电路将上电复位信号ponr改变为低电平。在将上电复位信号ponr改变为低电平(逻辑值“0”)之后已经经过预定时间时，上电复位电路释放上电复位。亦即，在时间t0处，上电复位电路将上电复位信号ponr改变为高电平(逻辑值“1”)。

尽管没有特定限制，但是通过上电复位信号ponr置“0”，图2的控制电路40将模式切换信号mod1改变为“1”，并且将模式切换信号mod2改变为“0”。通过将模式切换信号mod1设置为“1”，选择器45选择输入端子(1)。此外，通过将模式切换信号mod2设置为“0”，模式切换电路37选择输入端子(0)。

因此，软启动控制电路44的软启动信号sto通过选择器45，而被供应给比较器47。在比较器47中，锯齿波和软启动信号sto被比较，并且根据该比较结果，pwm信号d_pwm被从比较器47输出。pwm信号d_pwm经由模式控制电路37而供应给栅极驱动器15。栅极驱动器15根据所供应的pwm信号d_pwm输出栅极信号23p和23n。晶体管mp1和mn1根据所供应的栅极信号23p和23n起动操作。在图3中，根据栅极信号23p，变换(toggling)操作被执行，在变换操作中，晶体管mp1重复接通状态和关断状态。通过晶体管mp1执行变换操作，开关电路30逐渐地增加输出电压vout的电压值。亦即，软启动控制电路44进行操作，使得输出电压vout的电压值逐渐地增加。

通过该输出电压vout，被布置在图1中的次级电源区域12中的闪速存储器17、处理器18、静态存储器19和外围逻辑20等被起动，并且启动操作。

当输出电压vout的电压值达到预定电压值时，控制电路40将模式切换信号mod1改变为“0”，并且将模式切换信号mod2改变为“1”。在图3中，在时间t1处，输出电压vout已经达到预定电压值。通过模式切换信号mod1和mod2分别置“0”和“1”，选择器45选择输入端子(0)，并且模式切换电路37选择输入端子(1)。因为模式切换电路37选择输入端子(1)，所以由模拟控制回路36生成的pfm信号a_pfm被供应给栅极驱动器15。

栅极驱动器15根据所供应的pfm信号a_pfm来输出栅极信号23p、23n。在图3中示出的示例中，栅极驱动器15输出用于变换晶体管mp1的栅极信号23p。因此，开关电路30将输出电压vout的电压值维持在预定电压值之上的一电压处。亦即，通过由模拟控制回路36生成的pfm信号a_pfm，输出电压vout的电压值被维持在预定电压值之上。

在第一实施例中，在其中输出电压vout通过由模拟控制环路36生成的pfm信号a_pfm而被维持在预定电压值之上的模拟pfm时段期间，处理器18从闪速存储器17读取控制参数21，将控制参数21传递到寄存器39，并且向寄存器39写入。在图3中，在时间t2处，处理器18从闪速存储器17读取控制参数21，并且启动对寄存器39的传递和写入。控制参数21向寄存器39传输和写入在时间t3处结束。

当控制参数21向寄存器39的写入完成时，控制参数21被设置到pid控制电路43。当然，控制参数21到寄存器39的传递以及将来自寄存器控制参数21设置到pid控制电路43可以在时间上并行地执行。

当将控制参数21设置到pid控制电路43完成时，控制电路40在维持模式切换信号mod1为“0”的同时，将模式切换信号mod2切换至“0”。通过将模式切换信号mod2改变为“0”，模式切换电路37选择输入端子(0)。在此时，比较器47将锯齿波与通过选择器45输出的pid控制电路43的pid输出信号pio进行比较，并且根据比较结果输出pwm信号d_pwm。因此，模式切换电路37将pwm信号d_pwm输出给栅极驱动器15，并且栅极驱动器15基于pid输出信号pio输出栅极信号23p、23n。晶体管mp1、mn1通过栅极信号23p、23n执行变换操作，并且开关电路30输出与pwm信号d_pwm相对应的输出电压vout。

在图3中，在其中输出电压vout基于pid控制电路43的pid输出信号pio而生成的时段被示出为“数字pwm”。此外，在图3中，在其中输出电压vout基于pfm信号a_pfm而生成的时段被示出为“模拟pfm”，并且在其中输出电压vout基于软启动信号sto而生成的时段被示出为“软启动”。在数字pwm时段期间生成的输出电压vout被用作诸如在图1中示出的闪速存储器17、处理器18、静态存储器19和外围逻辑20的主功率源。在模拟pfm时段中生成的输出电压vout和在数字pwm时段中生成的输出电压vout的电压值例如是相同的，但是在模拟pfm时段中生成的输出电压vout是辅助电源，以用于适当地操作生成主电源的数字控制回路35。

软启动时段是用于防止当第一电源电压vd1(和第二电源电压vd2)被接通、并且dc-dc转换器14被起动时，发生极大的涌浪电流的时段。在第一实施例中，当电源电压vd1被接通时，dc-dc转换器14按顺序从软启动时段转变到模拟pfm时段，再到数字pwm时段。

如上文所描述的，当输出电压vout的电压值达到预定电压时，从软启动时段到模拟pfm时段的转变被执行。在第一实施例中，尽管没有特定限制，但是当复位被释放以来已经经过预定时间时，由于输出电压vout被认为已经达到预定电压时，从软启动时段到模拟pfm时段的转变被执行。亦即，控制电路40确定是否从复位信号ponr被改变为“1”的时间t0起已经经过预定时间，并且控制电路40在已经经过预定时间的时间t1处，改变模式切换信号mod1和mod2的逻辑值。当然，本发明不限于此。例如，通过供应控制电路40的预定电压，输出电压vout和预定电压进行比较，并且模式切换信号mod1和mod2的逻辑值可以基于比较结果而改变。

根据第一实施例的控制电路40确定是否从复位解除的时间t0起已经经过预定时间，并且如果时间t3是已经经过预定时间的时刻，则从模拟pfm时段到数字pwm时段的转变通过改变模式切换信号mod2的逻辑值来执行。

在图3中，例如，在模拟pfm时段中的时间t2处，处理器18从闪速存储器17读取控制参数21，并且启动向寄存器39的传递和写入，但不限于此。例如，当输出电压vout在软启动时段中达到稳定地操作处理器18、闪速存储器17等的电压值时，时间t2可以在软启动时段中。

在第一实施例中，软启动时段和/或模拟pfm时段可以被使用以起动初始被安装在半导体设备10中的闪速存储器17和处理器18，然后，被起动的闪速存储器17和处理器18可以被利用以将半导体设备10转变到可以执行正常操作的状态(在其中其由主电源操作的状态)，由此防止其落入死锁状态中。pid控制电路43通过控制参数21而被设置为具有适合于晶体管mp1、mn1的开关频率、以及被包括在开关电路30中的电感器lout和电容器cout等的值的特性。因此，提供能够在抑制在面积的任何增加的同时稳定反馈操作的数字控制的dc-dc转换器14是可能的。

通常，在将pfm控制和pwm控制进行比较时，在低载荷处的dc-dc转换器14的功率效率在pfm控制中更高。因此，不仅在闪速存储器17和处理器18的启动期间，而且在用于减少处理器18的操作电流的半导体设备10的功率节省模式期间，dc-dc转换器14也可以被切换，从而在pfm控制中操作。亦即，在功率节省模式等中，模式切换信号mod2可以被控制以便为“1”。因此，输出电压vout基于由模拟控制回路36生成的pfm信号a_pfm来生成。

在图1中，被提供在半导体设备10外侧的晶体管mp1、mn1的示例已近被描述，但不限于此。例如，如在图9中示出的，在图1中示出的晶体管mp1、mn1可以被并入在半导体设备10中。图9是示出与第一实施例相关的半导体设备的另一配置的框图。在图9中，dc-dc转换器14_1包括在图1中示出的dc-dc转换器14、栅极驱动器15和晶体管mp1、mn1。在这种情况下，在晶体管mn1与mp1之间的耦合节点被耦合到外部端子t6，并且电感器lout和电容器cout被串联耦合在外部端子t6与接地电压vs之间。

(第二实施例)图4是示出根据第一实施例的模式切换电路37的配置的框图。图4中示出的模式切换电路37包括选择器37s，选择器37s包括输入端子(0)、另一输入端子(1)、选择端子sl和输出端子ot。当被供应给选择端子sl的模式切换信号mod2为“0”时，pwm信号d_pwm从输出端子ot供应给栅极驱动器15，并且当模式切换信号mod2为“1”时，pfm信号a_pfm被供应给栅极驱动器15。

选择器37s，由于其可以是简单的配置，所以可以通过将模式切换电路37以简单电路来进行配置以抑制面积的增加。然而，当模式切换电路37异步切换pfm信号a_pfm和pwm信号d_pwm时，在输出电压vout中的相对较大的过冲可能发生。这是因为当从pfm控制异步切换到pwm控制时，由于在pfm控制中的输出电压vout(纹波)的改变比pwm控制大，输出电压vout可以显著地改变。

接下来，将参考附图描述其中由于异步切换而发生相对较大过冲的情况。图5是使用图4中示出的模式切换电路的dc-dc转换器14的波形图。图5对应于这样的波形图，该波形图更详细地示出图3中示出的波形图中的时间t3附近的波形。此外，在图5中，il示出了流过在图1和图2中示出的电感器lout的电感器电流。a_pfm示出了pfm信号a_pfm，并且d_pwm示出了pwm信号d_pwm。

在时间t3处，模式切换信号mod2从“1”切换至“0”，并且从模拟pfm时段至数字pwm时段的转变被执行。

在模拟pfm时段中，当pfm信号a_pfm被设置为“1”时，栅极驱动器15将栅极信号23p设置为“0”，并且当pfm信号a_pfm被设置为“0”时，栅极驱动器15将栅极信号23p设置为“1”。当栅极信号23p为“0”时，晶体管mp1被接通，并且电感器电流il上升。相反，当栅极信号23p为“1”时，晶体管mp1被关断，电感器电流il下降。通过电感器电流il的改变，输出电压vout变化以匹配参考电压38。在pfm控制中，pfm信号的频率通过在输出电压vout和参考电压38之间的误差而改变，但是如在图5中示出的，在一个周期期间所控制的电感器电流il中的改变量(即控制量)相对较大，这是由于pfm信号a_pfm的一个周期相对较长。

如在图5中示出的，在pfm控制期间，当在晶体管mp1从接通状态切换到关断状态之后被立即切换到pwm控制时，即当电感器电流il接近峰值时，在输出电压vout中发生过冲。pwm信号d_pwm的一个周期比pfm信号a_pfm的一个周期短。因此，在pwm信号d_pwm的一个周期期间所控制的电感器电流il改变的量，比在pfm信号a_pfm的一个周期期间所控制的电感器电流il改变的量小。因此，对于电感器电流il从超过期望输出电流的状态返回到平衡状态来说需要花费时间，使得输出电压vout是相对较大的过冲。

如在闪速存储器17和处理器18中，供应有输出电压vout来作为电源电压的电路框在小型化和电压减少方面正在进步，因此电源电压的电压变化的可接受范围趋于极大地受到限制。因此，抑制输出电压vout的过冲是必要的。

图6是示出与第二实施例相关联的模式切换电路的配置的框图。在图6中，37_1示出了模式切换电路，并且该模式切换电路被用作图2中示出的dc-dc转换器14中的模式切换电路37。

模式切换电路37_1包括选择器37s、反相器电路60、61、64、and电路62、and电路65、nand电路63和触发器电路(后文被简称ff电路)fm1、fm2、wm1、wm2。ff电路fm1、fm2、wm1和wm2具有相同的配置。为了避免复杂的附图，只针对ff电路fm1的端子，其端子中的每个端子被标记。亦即，d指示输入端子，q指示输出端子，ck指示时钟端子，/r指示复位端子。当“0”被供应给复位引脚/r时，ff电路fm1被复位，然后从输出引脚q输出“0”。此外，当被供应给时钟引脚ck的信号改变时，被供应给输入引脚d的输入的逻辑值被锁存，并且经锁存的逻辑值从输出引脚q输出。其他ff电路与ff电路fm1相同。

ff电路fm1的输出端子q被耦合到ff电路fm2的输入端子d。亦即，ff电路fm1和fm2在两个级中从属地(subordinately)耦合、或在两个级中串联。由反相器电路60反相的模式切换信号mod2被供应给ff电路fm1、fm2的复位端子/r，并且由反相器电路61反相的pfm信号a_pfm被供应给ff电路fm1、fm2的时钟端子ck。逻辑值“1”的高电平被供应给ff电路fm1的输入端子d，并且来自ff电路fm2的输出端子q的输出、以及经反相的模式切换信号mod2被供应给and电路62(第一逻辑电路)。

ff电路wm1的输出端子q被耦合到ff电路wm2的输入端子d。亦即，ff电路wm1和wm2也在两个级中从属地耦合或在两个级中串联。and电路62的输出被供应给ff电路wm1、wm2的复位端子/r，pwm信号d_pwm被供应给ff电路wm1、wm2的时钟端子ck。逻辑值“1”的高电平被供应给ff电路wm1的输入端子d，并且and电路62的输出信号c、以及来自ff电路wm2的输出端子q的输出信号被供应给nand电路63(第二逻辑电路)。

由反相器电路64反相的and电路62的输出信号c、以及pfm信号a_pfm被供应给and电路65(第三逻辑电路)，并且and电路65的输出被供应给选择器37s的输入端子(1)。此外，d_pwm被供应给选择器37s的输入端子(0)。nand电路63的输出被供应给选择器37s的选择端子sl作为在同步之后的模式切换信号mod2_1。类似于图4，选择器37s的输出端子ot被耦合到栅极驱动器15。

稍后将参考附图来描述模式切换电路37_1从模式切换信号mod2生成模式切换信号mod2_1，当从模拟pfm时段转变到数字pwm时段时，该模式切换信号mod2_1相对于晶体管mp1的切换操作异步地从“1”切换到“0”。模式切换信号mod2_1是在相对于晶体管mp1的切换操作的预定定时处，从“1”切换到“0”的模式切换信号。因此，通过在电感器电流il被降低的定时处，从模拟pfm时段转变到数字pwm时段，可以抑制在输出电压vout中发生的较大过冲。

图7是示出根据第二实施例的模式切换电路的操作的波形图。接下来，将参考图6和图7来描述模式切换电路37_1的操作。

在时间t3处，模式切换指令被发布。亦即，模式切换信号mod2从“1”改变到“0”。因此，时钟信号是pfm信号a_pfm的ff电路fm1、fm2的复位被释放。

在模拟pfm时段，当pfm信号a_pfm在时间t_fm1处改变为“0”时，ff电路fm1捕获被供应给输入端子d的逻辑值“1”、将其锁存并且从输出端子q输出“1”。此后，pfm信号a_pfm从“0”改变为“1”，并且在时间t_fm2处再次改变为“0”。响应于pfm信号a_pfm到“0”的改变，ff电路fm2对来自ff电路fm1的输出“1”进行捕获、锁存和输出。

由于模式切换信号mod2是“1”，并且由反相器电路60进行反相，因此当逻辑值“1”从ff电路fm2输出时，and电路62将输出信号c改变为逻辑值“1”。因此，时钟信号为pwm信号d_pwm的ff电路wm1、wm2的复位被释放。

当在pfm信号a_pfm在时间t_fm2处改变为“0”之后的时间t_wm1处，pwm信号d_pwm从“0”变为“1”时，ff电路wm1捕获被供应给输入端子d的逻辑值“1”、将其锁存并且输出。此后，pwm信号d_pwm改变为“0”，并且在时间t_wm2处再次改变为逻辑值“1”。在时间t_wm2处的pwm信号d_pwm的改变，ff电路wm2对从ff电路wm1输出的“1”进行捕获、锁存和输出。

由于“1”的输出信号c从and电路供应，在ff电路wm2的输出变为“1”时，nand电路63将模式切换信号mod2_1的逻辑值从逻辑值“1”切换到逻辑值“0”。

亦即，即使在时间t3处，模式切换信号mod2切换到逻辑值“0”，被供应给选择器37s的选择端子sl的模式切换信号mod2_1也维持逻辑值“1”，并且然后在时间t3之后预定定时的时间t3_r处被切换到逻辑值“0”。

通过在时间t3_r处将模式切换信号mod2_1设置为“0”,选择器37s选择pwm信号d_pwm，并且将pwm信号d_pwm提供给栅极驱动器15。附带地，由于and电路62的输出信号c是“1”，并且然后反相器电路64将“0”供应给and电路65，pfm信号a_pfm向选择器37s(1)的输入端子(1)的供应被停止。

在根据第二实施例的模式切换电路37_1中，预定逻辑值“1”通过时钟信号为pfm信号a_pfm的、两级串联耦合的ff电路fm1、fm2而到达，并且然后时钟信号为pwm信号d_pwm的、两级串联耦合的ff电路wm1、wm2的操作被允许。通过经由在其中操作被允许的两级串联耦合的ff电路wm1、wm2而到达预定逻辑值“1”，模式切换信号mod2_1的逻辑值改变。因此，当从模拟pfm时段到数字pwm时段的转变由模式切换信号mod2指令时，模式切换通过如下时间的总和来延迟执行：对应于时钟信号为pfm信号a_pfm的、串联耦合的ff电路的级的数目的时间，以及对应于时钟信号为pwm信号d_pwm的、串联耦合的ff电路的级的数目的时间。

此外，数字pwm控制总是在从在模拟pfm时段中的最后一个晶体管mp1被关断的定时起，延迟如下时间的定时处开始：与时钟信号为pwm信号d_pwm的、串联耦合的ff电路的级的数目相对应的时间，即，图7中的pwm信号d_pwm的约1.5个周期)。作为结果，可以确保在电感器电流il达到模拟pfm时段中的峰值之后，降低电感器电流il的时间，以在电感器电流il处域被降低状态的定时处，启动数字pwm控制，并且抑制输出电压vout的较大过冲。

(第三实施例)图8是示出根据第三实施例的模式切换电路的结构的框图。在图8中示出的模式切换电路37_2被用作图2中示出的dc-dc转换器14中的模式切换电路37。由于其类似于在图6中示出的模式切换电路37_1，将对其不同来描述模式切换电路37_2。在模式切换电路37_2中，相对于模式切换电路37_1，添加了ff电路fm3至fm5、ff电路wm3至wm5、反相器电路66和68、三输入or电路67和69。此外，在模式切换电路37_2中，测试信号test和复位信号ponr被提供。例如，当测试半导体设备10时，测试信号test被设置为逻辑值“1”，并且复位信号ponr基于上文所述的上电而变为逻辑值“0”，并且在已经经过预定时间之后改变为逻辑值“1”。

ff电路fm3至fm5通过输出端子q和输入端子d而彼此耦合，构成三级串联耦合电路。对应于串联耦合电路的第一级的ff电路fm3的输入端子d被供应有逻辑值“1”的高电平，对应于最终级的ff电路fm5的输出端子q被耦合到反相器电路66。类似于ff电路fm1、fm2，ff电路fm3至fm5利用pfm信号a_pfm作为时钟信号来操作。更具体地，ff电路fm3至fm5，其相应的时钟端子ck由通过反相器电路61反相的pfm信号a_pfm来供应密码，与pfm信号a_pfm的改变同步操作。此外，与ff电路fm1、fm2不同，复位信号ponr被供应到ff电路fm3至fm5的相应复位端子/r，并且在复位信号ponr为“0”时ff电路fm3至fm5被复位。

在图6中示出的模式切换电路37_1中，ff电路fm2的输出被供应给and电路62，但是在模式切换电路37_2中，ff电路fm2的输出作为输出信号b被供应给三输入or电路67。除了输出信号b，反相器电路66的输出信号a和测试信号test被供应给三输入or电路67，并且三输入or电路67的输出被供应给and电路62。

ff电路wm3至wm5、反相器电路68和三输入or电路69的耦合与上文所述的ff电路fm3～fm5、反相器电路66和三输入or电路67的耦合相似。不同之处在于，类似于ff电路wm1、wm2，pwm信号d_pwm被供应给ff电路wm3至wm5的时钟端子ck，并且ff电路wm3至wm5与pwm信号d_pwm的改变同步操作。三输入or电路69被供应有测试信号test、反相器电路68的输出信号d、以及ff电路wm2的输出信号e。and电路62的输出信号c和三输入or电路69的输出被供应给nand电路63，并且模式切换信号mod2_2从nand电路63输出以控制选择器37s。

在第二实施例中描述的模式切换电路37_1中，在模式切换信号mod2变为“0”之后，仅在与串联耦合的ff电路的级的数目相对应的时间处，当pfm信号a_pfm改变为“0”时，and电路62输出逻辑值“1”的输出信号c。在输出信号c被设置为“1”之后，仅在与串联耦合的ff电路的级的数目相对应的时间处，当pwm信号d_pwm改变为“1”时，nand电路63将模式切换信号mod2_1改变为“0”，然后指示切换到pwm控制。

相反，在模式切换电路37_2中，当复位信号ponr是指示复位“0”的逻辑值时，ff电路fm3到fm5的每个ff电路被复位，并且逻辑值“0”的信号将从ff电路fm3至fm5输出。从ff电路fm5输出的“0”被反相器电路66反相，然后输出信号a变为“1”。因此，即使不改变pfm信号a_pfm，三输入or电路67也将输出信号设置为“1”。此时，如果模式切换信号mod2是“0”，则and电路62的输出信号c是逻辑值“1”。亦即，即使pfm信号a_pfm没有改变，输出信号c也可以通过将模式切换信号mod2设置为“0”、并且将复位信号ponr设置为“0”，而被改变为“1”。

ff电路wm3至wm5、反相器电路68和三输入or电路69以与ff电路fm3至fm5、反相器电路66和三输入or电路67相同的方式操作，并且可以在不改变pwm信号d_pwm的情况下，通过将复位信号ponr设置为“0”，来改变三输入or电路69的输出信号。因此，即使pwm信号a_pwm和pwm信号d_pwm不改变，nand电路63输出包括逻辑值“0”的模式切换信号mod2_2。亦即，pwm信号d_pwm由选择器37s选择。

相似地，当测试信号test被设置为“1”，以便测试半导体设备10，即使pfm信号a_pfm和pwm信号d_pwm未改变，模式切换信号mod2_2的逻辑值被设置为“0”，使得通过将模式切换信号mod2_2设置到逻辑值“0”，pwm信号d_pwm由选择器37s来选择。

包括ff电路fm1、fm2的串联耦合电路可以被视为计数器，用于在通过模式切换信号mod2的复位被释放之后，对pfm信号a_pfm的周期的数目进行计数(后文被称为模式切换信号的同步周期数)。此外，包括ff电路fm3至fm5的串联耦合电路可以被视为计数器，用于在通过复位信号ponr的复位被释放之后，对pfm信号a_pfm的周期的数目进行计数(后文被称为复位信号的同步周期数)。

包括ff电路wm1、wm2的串联耦合电路可以被视为计数器，用于在通过输出信号c的复位被释放之后，对pwm信号d_pwm的周期的数目进行计数(也被称为模式切换信号的同步周期数)。此外，包括ff电路wm3至wm5的串联耦合电路可以被视为计数器，用于在通过复位信号ponr的复位被释放之后，对pwm信号d_pwm的周期的数目进行计数(也被称为复位信号的同步周期数)。

在图8中示出的配置中，模式切换信号的同步周期数是2，复位信号的同步周期数是3。

在启动数字受控的dc-dc转换器时，在软启动控制之后，能够在不转变到模拟pfm时段的情况下转变到数字pwm时段。亦即，可以使用通过数字pwm控制的主电源作为对闪速存储器17和处理器18的电源，而不使用通过模拟pfm控制的辅助电源。

例如，半导体设备10可以具有关断dc-dc转换器14的功率节省模式。为了节省功率，dc-dc转换器14可以被关断，并且然后重新启动dc-dc转换器14。在这种情况下，由于系统电源区域13由如在图1中示出的第二电源电压vd2来供应，所以即使dc-dc转换器14处于关断状态中，控制参数21也被存储在系统控制逻辑16中的图2中示出的寄存器39中。因此，不一定需要从闪速存储器17读取控制参数21，并且然后在通过软启动控制电路44的软启动时段启动、并且在不转变到模拟pfm时段的情况下而转变到数字pwm时段之后，被布置在次级电源区域12中的电路框能够通过由pwm控制生成的主电源来进行操作。

然而，当使用在第二实施例中描述的模式切换电路37_1作为dc-dc转换器14的模式切换电路、并且利用模式切换信号mod2置“0”而起动dc-dc转换器14时，dc-dc转换器总是在软启动时段之后转变到生成辅助电源的模拟pfm时段。

相反地，当使用在图8中示出的模式切换电路37_2作为dc-dc转换器14的模式切换电路时，可以通过利用复位信号ponr来重新启动dc-dc转换器14，而在软启动时段完成之后转变到数字pwm时段。

在其中复位信号ponr为“0”的复位时段期间，尽管通过模式切换信号mod2的同步控制被禁用，如上文所述的，反相器电路66和68的输出信号a和d变为“1”。因此，通过将模式切换信号mod2设置为“0”，输出信号c变为“1”，并且模式切换信号mod2_2变为逻辑值“0”。作为结果，由选择器37s实现所选择的pwm信号d_pwm的状态。此后，当复位信号ponr为1时复位被释放，并且然后pwm信号d_pwm和pfm信号a_pfm由数字控制回路35和模拟控制回路36生成。

如上文所述的，复位信号的同步周期数为3，模式切换信号的同步周期数为2。因此，在pfm信号a_pfm的第三周期中，输出信号a将逻辑值从“1”改变为“0”，而在pfm信号a_pfm的第二周期中，输出信号b将逻辑值从“0”改变为“1”。在pwm信号d_pwm的第三周期中，输出信号d将逻辑值从“1”改变为“0”，而在pwm信号d_pwm的第二周期中，输出信号e将逻辑值从“0”改变为“1”。

当模式切换信号mod2在复位状态中被设置为“0”时，模式切换信号mod2_2立即被设置为“0”。从该状态起，复位被释放，当pwm信号d_pwm和pfm信号a_pfm由数字控制回路35和模拟控制回路36生成时，在输出信号b变为“1”之后，输出信号a始终为“0”(同步禁用释放)。作为结果，模式切换信号mod2_2的逻辑值“0”的状态被维持，并且选择器37s可以持续地将如所生成的pwm信号d_pwm供应给栅极驱动器15。

作为结果，使用模式切换电路37_2的dc-dc转换器14可以在软启动时段之后，在不转变到模拟pfm时段的情况下转变到数字pwm时段。

当半导体设备10被测试时，所需要的控制参数21可以在寄存器39中被预先设置。因此，在软启动时段之后不一定需要插入模拟pfm时段。

在图8中示出的模式切换电路37_2中，通过将测试信号test设置为“1”，能够将or电路67和69的输出信号设置为逻辑值“1”，并且将模式切换信号mod2_2设置为逻辑值“0”。亦即，通过禁用模式切换信号mod2的同步控制，能够在任何定时处切换模拟pfm控制和数字pwm控制。这允许测试两种模式，而不需要复杂的序列操作。

在图8中，ff电路fm3至fm5、反相器电路66和or电路67可以被视为构成第四逻辑电路。此外，ff电路wm3至wm5、反相器电路68和or电路69可以被视为构成第五逻辑电路。第四逻辑电路和第五逻辑电路可以被视为在测试和复位的定时处，响应于通过模式切换信号mod2对pwm信号d_pwm的选择指令，选择器37s选择pwm信号d_pwm，并且禁用由于ff电路fm1、fm2、wm1、wm2而引起的延迟。

尽管已经基于实施例对由本发明者所做出的本发明进行了详细描述，但是本发明不限于上文所述的实施例，并且毋庸赘言，可以在不偏离本文主旨的情况下进行各种修改。