用于电源的设备、系统和方法与流程

1.本公开通常针对用于电源的设备、系统和方法，具体地，针对将交流(ac)信号转换为直流(dc)信号的电源的设备、系统和方法。


背景技术：

2.许多现代设备利用电源将ac输入信号转换为dc输出信号，用于为设备或其他负载供电。电源可以包括使用二极管电桥和/或主动控制开关执行转换的整流电路。驱动整流电路设计的特性包括转换效率、可靠性、产生的干扰(例如，电磁干扰(emi))等。


技术实现要素：

3.至少一个示例性实施例针对一种整流器，包括：第一输入和第二输入，其接收未整流的信号；第一电路部分，包括耦合到所述第二输入的第一晶体管；第二电路部分，包括耦合到所述第一输入的第二晶体管；第三电路部分，包括耦合到所述第一输入的第三晶体管；第四电路部分，包括耦合到所述第二输入的第四晶体管。所述第一、第二、第三和第四电路部分可操作以将所述未整流的信号转换为整流信号。所述整流器包括：第一调节电路，其耦合到所述第三晶体管的栅极；以及第二调节电路，其耦合到所述第四晶体管的栅极。所述第一调节电路和所述第二调节电路被配置为控制所述第三晶体管的导通状态和所述第四晶体管的导通状态之间的死区时间。
4.至少一个示例性实施例针对负载和电源，所述电源使用整流信号向所述负载供电，所述电源包括整流器。所述整流器包括：第一输入和第二输入，其接收未整流的信号；第一电路部分，包括耦合到所述第二输入的第一晶体管；第二电路部分，包括耦合到所述第一输入的第二晶体管；第三电路部分，包括耦合到所述第一输入的第三晶体管；第四电路部分，包括耦合到所述第二输入的第四晶体管。所述第一、第二、第三和第四电路部分可操作以将所述未整流的信号转换为整流信号。所述整流器包括：第一调节电路，其耦合到所述第三晶体管的栅极；以及第二调节电路，其耦合到所述第四晶体管的栅极。所述第一调节电路和所述第二调节电路被配置为控制所述第三晶体管的导通状态和所述第四晶体管的导通状态之间的死区时间。
5.至少一个示例性实施例针对一种系统，所述系统包括产生交流(ac)信号的源、负载、以及电源，所述电源使用直流(dc)信号向所述负载供电。所述电源包括整流器。所述整流器包括：第一输入和第二输入，其接收ac信号；第一电路部分，包括耦合到所述第二输入的第一晶体管；第二电路部分，包括耦合到所述第一输入的第二晶体管；第三电路部分，包括耦合到所述第一输入的第三晶体管；第四电路部分，包括耦合到所述第二输入的第四晶体管。所述第一、第二、第三和第四电路部分可操作以将所述ac信号转换为dc信号。所述整流器包括：第一调节电路，其耦合到所述第三晶体管的栅极；以及第二调节电路，其耦合到所述第四晶体管的栅极。所述第一调节电路和所述第二调节电路被配置为控制所述第三晶体管的导通状态和所述第四晶体管的导通状态之间的死区时间。
附图说明
6.图1示出了根据至少一个示例实施例的系统的框图。
7.图2示出了根据至少一个示例实施例的图1中的整流器的示例电路的示意图。
8.图3示出了根据至少一个示例实施例的图1中的整流器的示例电路的示意图。
9.图4示出了根据至少一个示例实施例的图1中的整流器的示例电路的示意图。
10.图5示出了根据至少一个示例实施例的整流器的示例仿真。
11.图6示出了根据至少一个示例实施例的整流器的示例测试结果。
具体实施方式
12.相关技术的整流器电源在与高可靠性一同获得高效率方面遇到困难，因为提高效率往往牺牲可靠性，而提高可靠性往往牺牲效率。发明构思针对电源，其包括具有成本效益元件的整流电路，该整流电路保持高效率和高可靠性，和/或减少或消除总谐波电流失真(ithd)和/或emi。
13.图1示出了根据至少一个示例实施例的系统100。系统100包括源104、电源108和负载112。源104可以是产生ac功率信号的电源。电源104的一个示例是在60hz下产生110v-120v的传统北美电源输出口。然而，示例性实施例不限于此，并且源104可以包括以任何期望的电压和频率生成信号的任何ac信号发生器。
14.电源108可以包括整流器116，用于将来自源104的ac信号转换为用于为负载112供电的dc信号。例如，整流器116可以执行单相、全波整流。下面参考附图2-6更详细地讨论整流器116的结构和效果。电源108可以是智能电源，其包括使用无线信号(例如，wi-fi)远程控制的能力。
15.负载112可以包括由来自电源108的dc信号供电和/或充电的任何设备。负载112的示例包括个人计算机、个人计算机内的元件、服务器、服务器内的元件、智能手机、智能手机内的元件、平板电脑、平板电脑内的元件、制造设备等。
16.尽管源104、电源108和负载112被示为系统100的独立元件，但是这些元件中的一个或多个可以根据设计偏好相互集成。例如，电源108可以与负载112集成。在另一示例中，电源108可与源104集成。
17.尽管没有明确示出，但是应当理解，源104、电源108和/或负载112可以包括一个或多个存储器和一个或多个处理器，以执行每个描绘的元件的不一定是本技术的焦点的其它功能。存储器可以是包括可由处理器执行的指令的计算机可读介质。存储器可以包括任何类型的计算机存储器设备，并且在性质上可以是易失性的或非易失性的。在一些实施例中，存储器可以包括多个不同的存储器设备。存储器的非限制性示例包括随机存取存储器(ram)、只读存储器(rom)、闪存、电可擦除可编程rom(eeprom)、动态ram(dram)等。存储器可以包括使处理器能够控制各种功能和存储数据的指令。存储器可以是本地的(例如，与处理器集成)和/或与处理器分离。处理器可以对应于一个或多个计算机处理设备。例如，处理器可以被提供为现场可编程门阵列(fpga)、专用集成电路(asic)、任何其他类型的集成电路(ic)芯片、ic芯片集合、微控制器、微控制器集合等。作为更具体的示例，处理器可以被提供为微处理器、中央处理器(cpu)或多个微处理器，其被配置成执行存储在存储器中的指令集。处理器在执行存储在存储器中的指令时启用各种功能。
18.还应当理解的是，系统100中的一个或多个元件可包括一个或多个通信接口，其使得能够与系统100中的其他元件进行通信。这些通信接口包括用于在彼此之间交换数据和控制信号的有线和/或无线通信接口。有线通信接口/连接的示例包括以太网连接、hdmi连接、遵循pci/pcie标准和sata标准的连接等。无线接口/连接的示例包括wi-fi连接、lte连接、蓝牙连接、nfc连接等。
19.下面参考图2-4描述与整流器116的设计相关的发明构思。虽然图2-4的讨论可以不包括对其中所描绘的每个电路元件(例如，晶体管、电阻器、电容器、二极管等)的功能的具体描述，本领域技术人员可以基于与其他电路元件的连接容易地推断出所描绘的每个电路元件的功能(例如，鉴于其在示意图中的连接，本领域技术人员将知道电容器c1是平滑电容器)。另外，图2-4的讨论可以省略电路元件之间的连接的具体描述(例如，连接到晶体管栅极的二极管的阳极)，但是，对于本领域技术人员来说，使用每个电路元件的图示符号的这种连接也应该容易识别。
20.图2示出了根据至少一个示例实施例的图1中的整流器116的示例电路的示意图。如图2所示，整流器116a包括第一和第二输入l和n、二极管桥db、开关q1、q2、q3和q4以及输出vout。通常，输入l/n连接到源104并且输出vout连接到负载112。二极管桥db和开关q1到q4连接在桥式整流器配置中。图2还示出了电阻器或电阻r2至r9、二极管d1至d6、电容器或电容c1至c3、以及开关q5和q6。根据至少一个示例实施例，开关q5和q6是双极结型晶体管(bjt)，并且开关q1到q4是mosfet。然而，示例性实施例不限于此，并且可以根据设计偏好使用其他开关设备。
21.图2还示出了耦合到第三晶体管q3的栅极的第一调节电路和耦合到第四晶体管q4的栅极的第二调节电路。第一调节电路和第二调节电路控制栅源电压vgs3和栅源电压vgs4之间的死区时间，下面参照光耦合器oc1和oc2更详细地对其进行描述。
22.在操作中，开关q1至q4打开和关闭以整流输入到第一输入l和第二输入n的未整流的信号(ac信号)，以在输出vout处输出整流的信号(dc信号)。第一输入l可耦合至源104的带电端子，而第二输入n可耦合至源104的中性端子。尽管没有明确示出，但是整流器116和/或电源108可以包括连接到接地的第三端子。如图所示，每个晶体管q1到q4具有各自的栅源电压vgs1到vgs4。每个晶体管q1到q4的阈值电压是晶体管打开时的栅源电压。
23.如图2所示，第一电路部分包括耦合到第二输入n的第一晶体管q1。例如，晶体管q1的漏极耦合到第二输入n。第一电路部分还可以包括如图所示连接的电阻器r2和二极管d1。第二电路部分可以包括耦合到第一输入l的第二晶体管q2。例如，第二晶体管q2的漏极耦合到第一输入l。第二电路部分可以包括如图所示连接的电阻器r4和二极管d2。图2还示出包括耦合到第一输入l的第三晶体管q3的第三电路部分。例如，第三晶体管q3的源耦合到第一输入l。第三电路部分可以还包括晶体管q5、电阻器r6和r7、电容器c2以及二极管d3和d5。第四电路部分包括耦合到第二输入n的第四晶体管q4。第四电路部分还可以包括晶体管q6、电阻器r8和r9、电容器c3以及二极管d4和d6。第一、第二、第三和第四电路部分可操作以将输入l和n处的未整流的信号转换为输出vout处的整流信号。
24.如上所述，图2还示出了耦合到第三晶体管q3的栅极的第一调节电路和耦合到第四晶体管q4的栅极的第二调节电路。根据本发明构思，第一调节电路和第二调节电路被配置成控制第三晶体管q3的导通状态和第四晶体管q4的导通状态之间的死区时间。
25.在图2中，第一调节电路包括第一光耦合器oc1，第一光耦合器oc1包括耦合到第一晶体管q1的第一光发射部分和耦合到第三晶体管q3的第一光接收部分。第一调节电路还可以包括耦合到第一晶体管q1的电阻器r3。第二调节电路包括第二光耦合器oc2，第二光耦合器oc2包括耦合到第二晶体管q2的第二光发射部分和耦合到第四晶体管q4的第二光接收部分。第二调节电路还可以包括耦合到第二晶体管q2的电阻器r5。如本领域已知，光耦合器oc1和oc2利用光在两个隔离电路之间传输电信号。因此，光耦合器oc1和oc2的光发射部分可以包括用于发射光的发光二极管(led)，并且光接收部分可以包括用于检测来自各个光发射部分的光的光电晶体管、光电二极管、光敏电阻或其他光传感器。led可发射近红外光或红外光。光耦合器oc1和oc2的光发射部分可以通过介质发射光，该发射光由光接收部分检测到，其中所述介质包括介电材料。
26.如图2所示，整流器116a包括耦合到光耦合器oc1和oc2以及二极管d5和d6的电源线。电源线可以接收电源信号，例如12v dc信号，以提供用于操作光耦合器oc1和oc2以及开关q1到q6的电源。例如，光耦合器oc1的第一光发射部分耦合在接收电源信号的电源节点和第一晶体管q1的栅极之间，并且光耦合器oc1的第一光接收部分耦合在第一输入l和第三晶体管q3的栅极之间。
27.光耦合器oc2的第二光发射部分耦合在电源节点和第二晶体管q2的栅极之间，并且第二光耦合器oc2的第二光接收部分耦合在第二输入n和第四晶体管q4的栅极之间。另外，光耦合器接器oc1的第一光接收部分耦合到第三晶体管q3的源极，并且光耦合器oc2的第二光接收部分耦合到第四晶体管q4的源极。
28.这里，应当理解的是，光耦合器接器oc1和oc2用于控制第三晶体管和第四晶体管q3和q4的导通状态之间的死区时间。例如，当vgs1被节点vl处的电压拉低时，控制电流通过光耦合器oc1，并且vgs3被拉低。另一方面，当vgs2被节点vn处的电压拉低时，控制电流通过光耦合器oc2，并且vgs4被拉低(例如，参见图5)。通常，选择光耦合器oc1和oc2的特性和/或电阻器r3和r5的值，以便在晶体管q3和q4的导通状态之间实现期望的死区时间。这些特性可包括光发射部分的光强度、光接收部分的灵敏度、用于电介质的材料、在光发射部分和光接收部分之间的电介质厚度，和/或类似物。
29.图3示出了根据至少一个示例实施例的图1中的整流器的示例电路的示意图。图3包括许多与图2相同的元件，因此，这里不重复对这些元件的描述。在图3的至少一个示例性实施例中，上面在图2的讨论中提到的第一到第四电路部分被认为包括不属于下面讨论的调节电路的一部分的电路元件。例如，在图3中，第一电路部分包括晶体管q1、二极管d1和电阻器r2，第二电路部分包括晶体管q2、二极管d2和电阻器r4，第三电路部分包括晶体管q3和q5、电阻器r7和r6、电容器c2、二极管d5，并且第四电路部分包括晶体管q4和q6，电阻器r8和r9、电容器c3和二极管d6。
30.值得注意的是，图3中的整流器116b示出了图2中描述的第一和第二调节电路的不同示例电路。例如，图2中的光耦合器oc1和oc2被移除并被下面更详细地描述的第一和第二调节电路代替。
31.在图3中，第一调节电路包括耦合到晶体管q8和第二输入n的第一分压器电路，并且晶体管q8(例如，发射器)的输出耦合到第三晶体管q3。例如，晶体管q8的输出耦合到第三晶体管q3的源极。第一分压器电路包括与电阻r11串联的电阻r12，并且晶体管q8的栅极耦
合到电阻r12和电阻r11之间的节点。如图所示，第一分压器电路还包括耦合在电阻r12和电阻r11之间的二极管d8。电阻r12耦合在第二输入n和二极管d8之间。
32.在图3中，第二调节电路包括耦合到晶体管q7和第一输入l的第二分压器电路，并且晶体管q7(例如，发射器)的输出耦合到第四晶体管q4。例如，晶体管q7的输出耦合到第四晶体管q4的源极。如图所示，第二分压器电路还包括与电阻r1串联的电阻r10，并且晶体管q7的栅极耦合到电阻r10和电阻r1之间的节点。第二分压器电路还包括耦合在电阻r10和电阻r1之间的二极管d7，并且电阻r10耦合在第一输入l和二极管d7之间。
33.从图3可以看出，晶体管q7和q8的开/关状态取决于输入l和n处的信号的极性和电平(或幅度)。因此，可以调整电阻r1和r10的值以获得晶体管q7的合适的开启阈值电压，而电阻r11和r12的值可以调整为为晶体管q8获得合适的开启阈值电压。结果，晶体管q3和q4的导通状态之间的死区时间可基于电阻r1、r10、r11和r12的值可调(即，栅源极电压vgs3和vgs4上升和下降的点可调)。因此，基于经验证据和/或偏好，选择电阻r1、r10、r11和r12的值作为设计参数。尽管未明确示出，但应了解的是，电阻r1、r10、r11和r12以及图2-4中的其他电阻可采用具有可调电阻的可变电阻器(例如电位计)实现，以便取决于应用调节电路参数。
34.图4示出了根据至少一个示例实施例的图1中的整流器的示例电路的示意图。图4包括许多与图4相同的元件。因此，这里不再重复对这些元件的描述。值得注意的是，整流器116c示出了图3中描述的整流器116b的第一和第二调节电路的相同示例电路。然而，在图4中，晶体管q1和q2包括调节电路。例如，第三调节电路耦合到第一晶体管q1，并且第四调节电路耦合到第二晶体管q2。
35.更具体地，第三调节电路耦合到第一晶体管q1的栅极，并且第四调节电路耦合到第二晶体管q2的栅极。与控制晶体管q3和q4的导通状态之间的死区时间的第一和第二调节电路类似，第三调节电路和第四调节电路被配置成基于电阻r5、r13、r15和r16的值来控制第一晶体管q1的导通状态和第二晶体管q2的导通状态之间的死区时间。
36.从图4可以看出，耦合到第一晶体管q1的第一电路部分和耦合到第二晶体管q2的第二电路部分包括与上面参考图3描述的第三和第四电路部分的电路元件相同的电路元件。也就是说，第一电路部分包括晶体管q1、电阻器r2和r3以及开关q9，第二电路部分包括晶体管q2、电阻器r4和r14以及开关q11。
37.此外，第一、第二、第三和第四调节电路各自包括耦合到第一、第二、第三和第四电路部分中各自的一个的相同的电路元件组。从图4可以看出，相同的电路元件组包括两个电阻，连接在两个电阻之间的二极管，以及包括耦合到二极管和其中一个电阻之间的节点的栅极的晶体管。对于每个调节电路，两个电阻的值控制第三和第四晶体管q3和q4的导通状态之间的死区时间、以及第一和第二晶体管q1和q2的导通状态之间的死区时间。
38.应当理解，尽管图4中的每个第一到第四电路部分和每个调节电路具有相同的电路元件组，但是根据设计偏好，电路元件的值和/或特性可以在组之间相同或不同。例如，第一到第四调节电路各包括两个电阻器、一个二极管和一个晶体管，但是对于每个调节电路，电阻器的值和/或二极管和晶体管的特性可以相同，或者可以取决于设计偏好而针对每个调节电路而变化。
39.图2-4示出了用于实现具有自动和/或可调死区时间控制的整流器的各种电路元
件。应当理解，图2-4中的设计的各种元件可根据设计偏好组合或省略。然而，一般来说，第一和第二调节电路应一起使用，并且第三和第四调节电路应一起使用。还应认识到，根据设计偏好，可以使用更多或更少或不同的电路元件，并且在本发明构思的范围内。此外，应当理解，尽管已经针对单相全波整流说明和描述了本发明构思，但是根据本领域技术人员的知识，本发明构思也可以应用于其他类型的整流(例如，三相整流)。
40.图5示出了根据至少一个示例实施例的整流器的示例仿真。例如，图5示出了对2-4图中的一个或多个设计的输入到输入l和n的输入信号vin以及相应的栅源电压vgs1到vgs4的仿真。如图5所示，图2-4的电路设计在vgs4开始下降到0v时通过阈值的时间t1和vgs3上升到峰值幅度(例如，大约12v)时通过阈值的时间t3之间创建合适的死区时间。上升和下降阈值可基于经验证据和/或偏好进行选择，并可根据设计偏好相同或不同。如图所示，在时间t4和时间t6之间存在另一个死区时间。这些死区时间可以根据上面讨论的示例实施例进行调整。时间t2和t5是vgs3和vgs4都保持低或0v的时间，并且时间t0说明vgs4开始向峰值幅度上升的时间。在图5中，vgs1和vgs2之间的死区时间与vgs3和vgs4之间的死区时间大致相同。然而，可以使用图4的设计来调整vgs1和vgs2之间的死区时间。因此，根据设计偏好，vgs1和vgs2之间的死区时间和vgs3和vgs4之间的死区时间可以不同。
41.就图2的电路设计的另一种方式来说，当vgs1小于12v(或本设计的其它电压)时，控制电流通过光耦合器oc1，并且vgs3在时刻t4被拉低。另一方面，当vgs2小于12v(或本设计的其他电压)时，控制电流通过光耦合器oc2，并且vgs4在时间t1(或t4)被拉低。
42.图6示出了根据至少一个示例实施例的整流器的示例测试结果。例如，图6示出了对图2-4中的一个或多个设计的输入到输入l和n的输入信号vin以及对应的栅源电压vgs1到vgs4的仿真。如图5所示一样，图6示出了vgs4和vgs3之间的死区时间，通过使用图2-4中的整流器设计，该死区时间是可控的。
43.这里，应当理解的是，如果需要，可以额外地或可替代地在vgs1和vgs2之间产生图5和6中与vgs3和vgs4相同或相似的死区时间，例如，使用图4的整流器设计116c，其示出了晶体管q1和q2的附加的调节电路。
44.鉴于前面的描述，应当理解的是，示例实施例在保持高效率和改进的可靠性的同时提供了整流器自动和可调节的死区时间控制。另外，根据示例实施例的整流器用相对较少的元件实现，并且不使用外部控制信号，从而还提高可靠性并降低成本。此外，根据示例实施例的用于整流器的可调死区时间和短路缓解实现了改进的ithd和emi性能。
45.至少一个示例性实施例针对一种整流器，包括：第一输入和第二输入，其接收未整流的信号；第一电路部分，包括耦合到所述第二输入的第一晶体管；第二电路部分，包括耦合到所述第一输入的第二晶体管；第三电路部分，包括耦合到所述第一输入的第三晶体管；第四电路部分，包括耦合到所述第二输入的第四晶体管。所述第一、第二、第三和第四电路部分可操作以将所述未整流的信号转换为整流信号。所述整流器包括：第一调节电路，其耦合到所述第三晶体管的栅极；以及第二调节电路，其耦合到所述第四晶体管的栅极。所述第一调节电路和所述第二调节电路被配置为控制所述第三晶体管的导通状态和所述第四晶体管的导通状态之间的死区时间。
46.根据至少一个示例性实施例，所述第一调节电路包括第一光耦合器，所述第一光耦合器包括耦合到所述第一晶体管的第一光发射部分和耦合到所述第三晶体管的第一光
接收部分。
47.根据至少一个示例性实施例，所述第二调节电路包括第二光耦合器，所述第二光耦合器包括耦合到所述第二晶体管的第二光发射部分和耦合到所述第四晶体管的第二光接收部分。
48.根据至少一个示例实施例，所述第一光发射部分耦合在接收电源信号的电源节点和所述第一晶体管的栅极之间，并且所述第一光接收部分耦合在所述第一输入和所述第三晶体管的所述栅极之间。
49.根据至少一个示例实施例，所述第二光发射部分耦合在所述电源节点和所述第二晶体管的栅极之间，并且所述第二光接收部分耦合在所述第二输入和所述第四晶体管的所述栅极之间。
50.根据至少一个示例实施例，所述第一光接收部分耦合到所述第三晶体管的源极，并且所述第二光接收部分耦合到所述第四晶体管的源极。
51.根据至少一个示例性实施例，所述第一调节电路包括耦合到第五晶体管和所述第二输入的第一分压器电路，并且所述第五晶体管的输出耦合到所述第三晶体管。
52.根据至少一个示例实施例，所述第五晶体管的输出耦合到所述第三晶体管的源极。
53.根据至少一个示例实施例，所述第一分压器电路包括与第二电阻串联的第一电阻，并且所述第五晶体管的栅极耦合到所述第一电阻和所述第二电阻之间的节点。
54.根据至少一个示例实施例，所述第一分压器电路包括耦合在所述第一电阻和所述第二电阻之间的二极管，并且所述第一电阻耦合在所述第二输入和所述二极管之间。
55.根据至少一个示例实施例，所述第二调节电路包括耦合到第六晶体管和所述第一输入的第二分压器电路，并且所述第六晶体管的输出耦合到所述第四晶体管。
56.根据至少一个示例实施例，所述第六晶体管的输出耦合到所述第四晶体管的源极。
57.根据至少一个示例性实施例，所述第二分压器电路包括与第二电阻串联的第一电阻，并且所述第六晶体管的栅极耦合到所述第一电阻和所述第二电阻之间的节点。
58.根据至少一个示例实施例，所述第二分压器电路包括耦合在所述第一电阻和所述第二电阻之间的二极管，并且所述第一电阻耦合在所述第一输入和所述二极管之间。
59.根据至少一个示例实施例，所述的整流器包括：第三调节电路，其耦合到所述第一晶体管的栅极；以及第四调节电路，其耦合到所述第二晶体管的栅极。所述第三调节电路和所述第四调节电路被配置为控制所述第一晶体管的导通状态和第二晶体管的导通状态之间的死区时间。
60.根据至少一个示例实施例，所述第一、第二、第三和第四调节电路各包括耦合到所述第一、第二、第三和第四电路部分中的各个的相同的电路元件组。
61.根据至少一个示例实施例，所述相同的电路元件组包括第一电阻、第二电阻、连接在所述第一电阻和所述第二电阻之间的二极管、以及晶体管，所述晶体管包括耦合到所述二极管和所述第二电阻之间的节点的栅极。
62.根据至少一个示例实施例，对于每个调节电路，所述第一电阻和所述第二电阻的值控制所述第三和第四晶体管的所述导通状态之间的所述死区时间、以及所述第一和第二
晶体管的所述导通状态之间的所述死区时间。
63.至少一个示例性实施例针对负载和电源，所述电源使用整流信号向所述负载供电，所述电源包括整流器。所述整流器包括：第一输入和第二输入，其接收未整流的信号；第一电路部分，包括耦合到所述第二输入的第一晶体管；第二电路部分，包括耦合到所述第一输入的第二晶体管；第三电路部分，包括耦合到所述第一输入的第三晶体管；第四电路部分，包括耦合到所述第二输入的第四晶体管。所述第一、第二、第三和第四电路部分可操作以将所述未整流的信号转换为整流信号。所述整流器包括：第一调节电路，其耦合到所述第三晶体管的栅极；以及第二调节电路，其耦合到所述第四晶体管的栅极。所述第一调节电路和所述第二调节电路被配置为控制所述第三晶体管的导通状态和所述第四晶体管的导通状态之间的死区时间。
64.至少一个示例性实施例针对一种系统，所述系统包括产生交流(ac)信号的源、负载、以及电源，所述电源使用直流(dc)信号向所述负载供电。所述电源包括整流器。所述整流器包括：第一输入和第二输入，其接收ac信号；第一电路部分，包括耦合到所述第二输入的第一晶体管；第二电路部分，包括耦合到所述第一输入的第二晶体管；第三电路部分，包括耦合到所述第一输入的第三晶体管；第四电路部分，包括耦合到所述第二输入的第四晶体管。所述第一、第二、第三和第四电路部分可操作以将所述ac信号转换为dc信号。所述整流器包括：第一调节电路，其耦合到所述第三晶体管的栅极；以及第二调节电路，其耦合到所述第四晶体管的栅极。所述第一调节电路和所述第二调节电路被配置为控制所述第三晶体管的导通状态和所述第四晶体管的导通状态之间的死区时间。
65.本文实质上公开的方面/实施例的任何一个或多个。
66.任选地与本文实质上公开的其他方面/实施例的任何一个或多个组合的本文实质上公开的方面/实施例的任何一个或多个。
67.适于执行本文实质上公开的上述方面/实施例的任何一个或多个的一个或多个方法。
68.短语“至少一个”、“一个或多个”、“或”和“和/或”是开放式表达，在操作中既有连词，也有反义连接词。例如，表达式“a、b和c中的至少一个”、“a、b或c中的至少一个”、“a、b和c中的一个或多个”、“a、b或c中的一个或多个”、“a、b和/或c”和“a、b或c”中的每一个表示a单独、b单独、c单独、a和b一起、a和c一起、b和c一起、或a、b和c一起。
69.术语“一”或“一个”实体是指一个或多个该实体。因此，术语“一”(或“一个”)、“一个或多个”和“至少一个”可在本文中互换使用。还应注意，术语“包括”、“包含”和“具有”可以互换使用。
70.本公开的方面可以采取完全是硬件的实施例、完全是软件的实施例(包括固件、常驻软件、微代码等)或结合软件和硬件方面的实施例的形式，在本文中可以将这些方面统称为“电路”、“模块”或“系统”。可以使用一个或多个计算机可读介质的任何组合。计算机可读介质可以是计算机可读信号介质或计算机可读存储介质。
71.计算机可读存储介质可以是(但不限于)电子、磁性、光学、电磁、红外或半导体系统、设备或装置，或上述任何适当的组合。计算机可读存储介质的更具体示例(非详尽列表)将包括以下内容：具有一条或多条导线的电气连接、便携式计算机软盘、硬盘、随机存取存储器(ram)、只读存储器(rom)、可擦除可编程只读存储器(eprom或闪存)，光纤、便携式光盘
只读存储器(cd-rom)、光存储设备、磁存储设备或上述设备的任何适当组合。在本文档的上下文中，计算机可读存储介质可以是可以包含或存储程序以供指令执行系统、设备或设备使用或与之相关联的任何有形介质。
72.本文所使用的术语“确定”、“计算”、“估算”及其变体可互换地使用，并且包括任何类型的方法、处理、数学运算或技术。