一种交错并联拓扑的电流控制方法及系统与流程

本发明属于电力技术领域，尤其涉及一种交错并联拓扑的电流控制方法及系统。

背景技术：

交错并联拓扑因具有低电流纹波、易于电磁干扰设计、动态响应快等特点，被广泛应用于大功率电源系统中。

然而，由于交错并联拓扑中元器件参数的不一致性，导致各并联支路的输出电流不能够平均分配，不仅会降低电源系统的可靠性和稳定性，甚至会缩短电源的使用寿命，造成严重后果，因此，采集各并联支路的电流进行控制，实现各并联支路的均流是十分必要的。

然而，在交错并联拓扑中，各并联支路输出的电流之间存在相位差，如果直接采集各并联支路的电流进行控制，无法实现均流。

技术实现要素：

有鉴于此，本发明实施例提供了一种交错并联拓扑的电流控制方法及系统，以解决在交错并联拓扑中由于采集的各并联支路电流之间存在相位差而无法控制实现均流的问题。

本发明实施例的第一方面提供了一种交错并联拓扑的电流控制方法，包括：

获取交错并联拓扑中各并联支路电流的相位信息，并根据相位信息确定各并联支路电流的相位差；

根据相位差确定各并联支路的采样时间差；

基于采样时间差对各并联支路的电流进行采集和控制。

本发明实施例的第二方面提供了一种交错并联拓扑的电流控制系统，包括：

获取模块，用于获取交错并联拓扑中各并联支路电流的相位信息；

数据处理模块，用于根据相位信息确定各并联支路电流的相位差；以及根据相位差确定各并联支路的采样时间差；

电流采集控制模块，用于基于采样时间差对各并联支路的电流进行采集和控制。

本发明实施例的第三方面提供了一种电子设备，包括存储器、处理器以及存储在存储器中并可在处理器上运行的计算机程序，该处理器执行计算机程序时实现上述交错并联拓扑的电流控制方法的步骤。

本发明实施例的第四方面提供了一种计算机可读存储介质，该计算机可读存储介质存储有计算机程序，计算机程序被处理器执行时实现上述交错并联拓扑的电流控制方法的步骤。

本发明实施例与现有技术相比存在的有益效果是：

本发明通过计算交错并联拓扑中各并联支路电流间的相位差，确定各并联支路的采样时间差，并基于采样时间差对各并联支路的电流进行采集和控制，能够使采集的各并联支路电流的相位相同，进而根据采集的电流值对各并联支路的电流进行控制，实现均流。通过本发明的技术方案，有效解决了在交错并联拓扑中由于采集的各并联支路电流存在相位差而无法控制实现均流的问题。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的交错并联拓扑的电流控制方法的实现流程示意图；

图2是本发明实施例提供的交错并联拓扑的电流控制系统的结构示意图；

图3是本发明实施例提供的电子设备的结构示意图。

具体实施方式

以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。

为了说明本发明所述的技术方案，下面通过具体实施例来进行说明。

本申请实施例的第一方面提供了一种交错并联拓扑的电流控制方法，参照图1所示，该方法可以包括以下步骤：

步骤s101，获取交错并联拓扑中各并联支路电流的相位信息，并根据相位信息确定各并联支路电流的相位差。

可选的，根据相位信息确定各并联支路电流的相位差，包括：

随机选取交错并联拓扑中的一个并联支路作为参考支路；

对于交错并联拓扑中不为参考支路的某个并联支路，计算该并联支路电流与参考支路电流的相位信息的差值，得到该并联支路电流相对于参考支路电流的相位差。

在本发明实施例中，交错并联拓扑结构各并联支路输出的电流具有相同的电流周期，不同的相位。通过选取任意一个并联支路作为参考支路，分别计算其它并联支路电流与参考支路电流的相位信息的差值，可以得到各并联支路相对于参考支路的电流的相位差。

步骤s102，根据相位差确定各并联支路的采样时间差。

可选的，根据相位差确定各并联支路的采样时间差，包括：

根据各并联支路电流相对于参考支路电流的相位差和各并联支路电流的电流周期，确定各并联支路相对于参考支路的采样时间差。

在本发明实施例中，一个电流周期t的相位角为360°，通过相位差除以360°再乘以电流周期t，即可得到各并联支路相对于参考支路的采样时间差。

步骤s103，基于采样时间差对各并联支路的电流进行采集和控制。

可选的，基于采样时间差对各并联支路的电流进行采集，包括：

将第一预设时刻作为参考支路的电流采集时刻；

对于交错并联拓扑中不为参考支路的某个并联支路，基于该并联支路相对于参考支路的采样时间差对第一预设时刻进行延时，得到该并联支路的电流采集时刻；

基于电流采集时刻，对各并联支路的电流进行采集。

可选的，基于采样时间差对各并联支路的电流进行控制，包括：

将第二预设时刻作为参考支路的电流控制时刻；

对于交错并联拓扑中不为参考支路的某个并联支路，基于该并联支路相对于参考支路的采样时间差对第二预设时刻进行延时，得到该并联支路的电流控制时刻；

基于电流控制时刻，对各并联支路的电流进行控制。

在本发明实施例中，上述步骤s102得到的采样时间差是各并联支路相对于参考支路的采样时间差，因此，可以首先设定第一预设时刻作为参考支路的电流采集时刻，该第一预设时刻可以任意设置，本申请对此不做限定，在确定参考支路的电流采集时刻后，根据各并联支路相对于参考支路的采样时间差，可以对第一预设时刻进行延迟，确定各并联支路的电流采集时刻，使各并联支路采集的电流具有相同的相位。

由于在交错并联拓扑中，各个并联支路的电流的相位存在差异，通过设定第二预设时刻作为参考支路的电流控制时刻，根据各并联支路相对于参考支路的采样时间差，对第二预设时刻进行延迟，确定各并联支路的电流控制时刻来对各并联支路的电流进行控制，能够有效提高控制精准度。

可选的，对各并联支路的电流进行控制，包括：

基于交错并联拓扑的母线电压以及预设的电压参考值对该交错并联拓扑进行外环电压控制，得到电流参考值；

对于某一个并联支路，将该并联支路的电流以及电流参考值输入至该并联支路对应的内电流环的控制器中，得到占空比控制信号，该占空比控制信号用于对该并联支路的电流进行控制。

在本发明实施例中，采用单电压环多电流环的控制结构，即交错并联拓扑对应一个外电压环，交错并联拓扑的每个并联支路对应一个内电流环。通过采集交错并联拓扑的母线输出电压，并将该输出电压和预设的电压参考值输入到外电压环的控制器中进行外环电压控制，得到外电压环的输出作为各并联支路的内电流环的电流参考值。

对于各并联支路，通过在各电流控制时刻将上述采集的各并联支路的电流分别输入到各并联支路对应的内电流环的控制器中，各并联支路的控制器根据电流反馈和电流参考值的误差输出不同的占空比控制信号，分别对各个并联支路的电流进行控制，实现交错并联拓扑中各并联支路的均流。

由以上内容可知，本发明通过计算交错并联拓扑中各并联支路电流间的相位差，确定各并联支路的采样时间差，并基于采样时间差对各并联支路的电流进行采集和控制，能够使采集的各并联支路电流的相位相同，进而根据采集的电流值对各并联支路的电流进行控制，实现均流。通过本发明的技术方案，有效解决了在交错并联拓扑中由于采集的各并联支路电流之间存在相位差而无法控制实现均流的问题。

应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。

本申请实施例的第二方面提供了一种交错并联拓扑的电流控制系统，该系统用于实现上述交错并联拓扑的电流控制方法，参照图2所示，交错并联拓扑的电流控制系统2包括：

获取模块21，用于获取交错并联拓扑中各并联支路电流的相位信息。

数据处理模块22，用于根据相位信息确定各并联支路电流的相位差；以及根据相位差确定各并联支路的采样时间差。

电流采集控制模块23，用于基于采样时间差对各并联支路的电流进行采集和控制。

可选的，根据相位信息确定各并联支路电流的相位差，可以详述为：

随机选取交错并联拓扑中的一个并联支路作为参考支路；

对于交错并联拓扑中不为参考支路的某个并联支路，计算该并联支路电流与参考支路电流的相位信息的差值，得到该并联支路电流相对于参考支路电流的相位差。

可选的，根据相位差确定各并联支路的采样时间差，可以详述为：

根据各并联支路电流相对于参考支路电流的相位差和各并联支路电流的电流周期，确定各并联支路相对于参考支路的采样时间差。

可选的，电流采集控制模块23具体用于：

将第一预设时刻作为参考支路的电流采集时刻；

对于交错并联拓扑中不为参考支路的某个并联支路，基于该并联支路相对于参考支路的采样时间差对第一预设时刻进行延时，得到该并联支路的电流采集时刻；

基于电流采集时刻，对各并联支路的电流进行采集；

将第二预设时刻作为参考支路的电流控制时刻；

对于交错并联拓扑中不为参考支路的某个并联支路，基于该并联支路相对于参考支路的采样时间差对第二预设时刻进行延时，得到该并联支路的电流控制时刻；

基于电流控制时刻，对各并联支路的电流进行控制。

可选的，电流采集控制模块23还用于：

基于交错并联拓扑的母线电压以及预设的电压参考值对该交错并联拓扑进行外环电压控制，得到电流参考值；

对于某一个并联支路，将该并联支路的电流以及电流参考值输入至该并联支路对应的内电流环的控制器中，得到占空比控制信号，该占空比控制信号用于对该并联支路的电流进行控制。

图3是本发明实施例提供的电子设备的示意图。如图3所示，该实施例的电子设备3包括：处理器30、存储器31以及存储在存储器31中并可在处理器30上运行的计算机程序32。处理器30执行计算机程序32时实现上述各个交错并联拓扑的电流控制方法实施例中的步骤，例如图1所示的步骤s101至s103。或者，处理器30执行计算机程序32时实现上述系统实施例中各模块的功能，例如图2所示模块21至23的功能。

示例性的，计算机程序32可以被分割成一个或多个模块，一个或者多个模块被存储在存储器31中，并由处理器30执行，以完成本发明。一个或多个模块可以是能够完成特定功能的一系列计算机程序指令段，该指令段用于描述计算机程序32在电子设备3中的执行过程。例如，计算机程序32可以被分割成获取模块、数据处理模块和电流采集控制模块，各模块具体功能如下：

获取模块21，用于获取交错并联拓扑中各并联支路电流的相位信息。

数据处理模块22，用于根据相位信息确定各并联支路电流的相位差；以及根据相位差确定各并联支路的采样时间差。

电流采集控制模块23，用于基于采样时间差对各并联支路的电流进行采集和控制。

电子设备3可以是桌上型计算机、笔记本、掌上电脑及云端服务器等计算设备。电子设备可包括，但不仅限于，处理器30、存储器31。本领域技术人员可以理解，图3仅仅是电子设备3的示例，并不构成对电子设备3的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件，例如电子设备还可以包括输入输出设备、网络接入设备、总线等。

所称处理器30可以是中央处理单元(centralprocessingunit，cpu)，还可以是其他通用处理器、数字信号处理器(digitalsignalprocessor，dsp)、专用集成电路(applicationspecificintegratedcircuit，asic)、现成可编程门阵列(field-programmablegatearray，fpga)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。

存储器31可以是电子设备3的内部存储单元，例如电子设备3的硬盘或内存。存储器31也可以是电子设备3的外部存储设备，例如电子设备3上配备的插接式硬盘，智能存储卡(smartmediacard,smc)，安全数字(securedigital,sd)卡，闪存卡(flashcard)等。进一步地，存储器31还可以既包括电子设备3的内部存储单元也包括外部存储设备。存储器31用于存储计算机程序以及电子设备所需的其他程序和数据。存储器31还可以用于暂时地存储已经输出或者将要输出的数据。

所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将装置的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中，上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。另外，各功能单元、模块的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。上述系统中单元、模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

在本发明所提供的实施例中，应该理解到，所揭露的系统/电子设备和方法，可以通过其它的方式实现。例如，以上所描述的系统/电子设备实施例仅仅是示意性的，例如，模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口，装置或单元的间接耦合或通讯连接，可以是电性，机械或其它的形式。

作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

集成的模块如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明实现上述实施例方法中的全部或部分流程，也可以通过计算机程序来指令相关的硬件来完成，的计算机程序可存储于一计算机可读存储介质中，该计算机程序在被处理器执行时，可实现上述各个方法实施例的步骤。其中，计算机程序包括计算机程序代码，计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。计算机可读介质可以包括：能够携带计算机程序代码的任何实体或装置、记录介质、u盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器(rom，read-onlymemory)、随机存取存储器(ram，randomaccessmemory)、电载波信号、电信信号以及软件分发介质等。需要说明的是，计算机可读介质包含的内容可以根据司法管辖区内立法和专利实践的要求进行适当的增减，例如在某些司法管辖区，根据立法和专利实践，计算机可读介质不包括电载波信号和电信信号。

以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。