一种适用于复杂数模混合系统的电源启动时序自控制电路的制作方法

[0001]
本申请涉及电子电路技术领域，尤其涉及一种适用于复杂数模混合系统的电源启动时序自控制电路。


背景技术：

[0002]
随着通信系统规模不断扩大，高速模数混合处理系统中集成多种数字处理器、高速数模混合器件或专用器件，电源作为各种集成电路的电能供给源头，是整个系统正常启动的先决条件，严格的控制上电时序能够保证系统进入良好的工作状态。目前，系统开关机过程中对电源的启动时序控制主要有如下两种：
[0003]
第一种，使用电源时序控制芯片或可编程逻辑器件cpld实现系统电源启动时序，具体的，在电源模块与多种数字处理器、高速数模混合器件或专用器件之间设置电源时序控制芯片或可编程逻辑器件cpld，通过电源时序控制芯片或可编程逻辑器件cpld产生具有特定时序的数字电平信号，通过该数字电平信号来控制各个电源模块的使能端，达到精确控制各电源模块启动时序的目的。但是，通过该方式对电源的启动时序控制需要增加额外的电源时序控制芯片或可编程器件，以及需要增加电源时序控制芯片或可编程器件的供电电路，导致系统电源电路设计更加复杂，系统可靠性差。
[0004]
第二种，利用rc延迟单元控制电源控制上电时序。该方式主要过程为：利用分立式无源器件设计rc延迟电路控制电源模块的软启动引脚，调节各输出电压的上升速度，控制各延迟电路的延时时间间隔，实现各电源模块特定的启动时序。但是，由于多数电源模块并不具备软启动功能，对电源芯片软启动功能的使得对电源模块的选择受限；其次，通过这种方式调节电源模块的数量有限，且调节步进有限，故不能满足复杂数字系统中多种电源的时序控制。
[0005]
因此，如何在满足复杂数字系统中多种电源的时序控制要求条件下，降低系统电路设计的复杂度成为亟待解决的问题。


技术实现要素：

[0006]
本申请解决的技术问题是：针对现有技术中系统电路设计较为复杂的问题，本申请提供了一种适用于复杂数模混合系统的电源启动时序自控制电路，本申请实施例所提供的方案中，不仅可以通过开关电源为数字处理器以及数字混合器的数字部分供电，线性稳压器为数字混合器的模拟部分供电，以及专用供电模块为时钟分配器或专用器件供电；还可以通过无源延迟网络对开关电源自动启动时序进行控制，不仅能避免在对电源的启动时序控制需要增加额外的电源时序控制芯片或可编程器件，以及需要增加电源时序控制芯片或可编程器件的供电电路，还可以实现对开关电源时序的精确控制，进而简化系统电源电路设计复杂性以及提高系统可靠性。
[0007]
第一方面，本申请实施例提供一种适用于复杂数模混合系统的电源启动时序自控制电路，该电路包括：复杂数模混合系统中的多种集成电路、供电模块以及无源延迟网络；
其中，
[0008]
所述多种集成电路，包括数字处理器、数模混合器、时钟分配器以及专用器件；
[0009]
所述供电模块，包括开关电源，线性稳压器以及专用供电模块，所述开关电源用于为所述数字处理器以及所述数字混合器的数字部分供电，所述线性稳压器用于为所述数字混合器的模拟部分供电，所述专用供电模块用于为所述时钟分配器或所述专用器件供电；
[0010]
所述无源延迟网络，包括电阻和电容，与所述开关电源连接，用于控制所述开关电源根据预设的启动时序启动，其中，电阻值和电容值是根据所述开关电源的使能端预设门限电平设置的。
[0011]
可选地，所述无源延迟网络，具体用于：根据所述无源延迟网络中电阻值、电容值以及所述电容所到达的预设电压值，控制所述电容电压在所述预设的启动时序从逻辑0上升到逻辑1，以控制所述开关电源根据所述预设的启动时序启动。
[0012]
可选地，还包括：启动判决电路；所述启动判决电路，包括两个输入端口和一个输出端口，两个输入端口分别与所述线性稳压器以及所述无源延迟网络的输出端连接，所述输出端口与所述开关电源的使能端连接，用于当所述预设门限电平发生变化时，根据所述开关电源的使能端门限电平调整所述无源延迟网络中电阻值和电容值。
[0013]
可选地，还包括：所述启动判决电路的输入端与所述线性稳压器输出端连接形成第一自反馈网络，所述第一自反馈网络用于将所述线性稳压器输出的指示信号发送给所述启动判决电路，其中，所述指示信号用于指示所述线性稳压器输出的模拟电信号处于稳定状态；
[0014]
所述启动判决电路，还用于根据所述指示信号控制所述开关电源向所述数字混合器的数字部分供电。
[0015]
可选地，所述线性稳压器，还用于为所述时钟分配器或所述专用器件供电；与所述专用供电模块结合为所述时钟分配器或所述专用器件供电。
[0016]
可选地，还包括：所述专供供电模块的输出端与所述启动判决电路的输入端连接形成第二自反馈网络，以及所述线性稳压器的输出端与所述专供供电模块的输入端连接形成第三自反馈网络，其中，
[0017]
所述第二自反馈网络，用于将所述专供供电模块输出的电信号发送给所述启动判决电路，以使得当所述电信号稳定时所述启动判决电路控制所述开关电源向所述数字混合器的数字部分供电；
[0018]
所述第三自反馈网络，用于将所述线性稳压器输出的模拟电信号发送给所述专供供电模块，以使得当所述模拟电信号稳定时所述专供供电模块向所述时钟分配器或所述专用器件供电。
[0019]
可选地，所述数字处理器包括数字可编程逻辑器件、中央处理器或专用集成电路。
[0020]
可选地，所述开关电源为dc/dc电源模块。
[0021]
与现有技术相比，本申请实施例所提供的方案具有如下有益效果：
[0022]
1、在本申请实施例所提供的方案中，不仅可以通过开关电源为数字处理器以及数字混合器的数字部分供电，线性稳压器为数字混合器的模拟部分供电，以及专用供电模块为时钟分配器或专用器件供电；还可以通过无源延迟网络对开关电源自动启动时序进行控制，不仅能避免在对电源的启动时序控制需要增加额外的电源时序控制芯片或可编程器
件，以及需要增加电源时序控制芯片或可编程器件的供电电路，还可以实现对开关电源时序的精确控制，进而简化系统电源电路设计复杂性以及提高系统可靠性；
[0023]
2、在本申请实施例所提供的方案中，通过设置启动判决电路，启动判决电路不仅可以通过无源延迟网络实现对开关电源自启动时序的精确控制，还可以与线性稳压器形成自反馈网络，避免开关电源与线性稳压器之间的启动干扰。
附图说明
[0024]
图1为本申请实施例所提供的一种适用于复杂数模混合系统的电源启动时序自控制电路图；
[0025]
图2为本申请实施例所提供的一种适用于复杂数模混合系统的电源启动时序自控制电路图。
具体实施方式
[0026]
本申请实施例提供的方案中，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。
[0027]
为了更好的理解上述技术方案，下面通过附图以及具体实施例对本申请技术方案做详细的说明，应当理解本申请实施例以及实施例中的具体特征是对本申请技术方案的详细的说明，而不是对本申请技术方案的限定，在不冲突的情况下，本申请实施例以及实施例中的技术特征可以相互组合。
[0028]
参见图1，本申请实施例所提供的一种适用于复杂数模混合系统的电源启动时序自控制电路，其该电路包括：复杂数模混合系统中的多种集成电路1、供电模块2以及无源延迟网络3；其中，
[0029]
所述多种集成电路1，包括数字处理器11、数模混合器12、时钟分配器13以及专用器件14；
[0030]
所述供电模块2，包括开关电源21，线性稳压器22以及专用供电模块23，所述开关电源21用于为所述数字处理器11以及所述数字混合器12的数字部分供电，所述线性稳压器22用于为所述数字混合器12的模拟部分供电，所述专用供电模块23用于为所述时钟分配器13或所述专用器件14供电；
[0031]
所述无源延迟网络3，包括电阻31和电容32，与所述开关电源21连接，用于控制所述开关电源21根据预设的启动时序启动，其中，电阻值和电容值是根据所述开关电源21的使能端预设门限电平设置的。
[0032]
进一步，在一种可能的实现方式中，所述无源延迟网络3，具体用于：
[0033]
根据所述无源延迟网络3中电阻值、电容值以及所述电容32所到达的预设电压值，控制所述电容电压在所述预设的启动时序从逻辑0上升到逻辑1，以控制所述开关电源21根据所述预设的启动时序启动。
[0034]
具体的，在本申请实施例所提供的方案中，每个数据处理器11可以由n个开关电源21供电，其中，n是不小于1的正整数，而n个开关电源21中部分或全部开关电源21除了给数据处理器11供电之外，还要给数字混合器12的数字部分供电。每个数字模拟混合器12除了
数字部分还包括模拟部分，在本申请实施例所提供的方案中，通过至少一个线性稳压器22为数字模拟混合器12的模拟部分供电。
[0035]
进一步，通过开关电源21为数字处理器11进行供电时，由于数字处理器11在上电启动时有特定上电时序要求，为了实现对数字处理器11上电时序的控制，故需要控制开关电源21的启动或关闭时序。
[0036]
在本申请实施例所提供的方案中，通过构建rc无源延迟网络对开关电源21的启动时序进行控制。
[0037]
在一种可能的实现方式中，所述无源延迟网络3，具体用于：根据所述无源延迟网络3中电阻值、电容值以及所述电容32所到达的预设电压值，控制所述电容电压在所述预设的启动时序从逻辑0上升到逻辑1，以控制所述开关电源21根据所述预设的启动时序启动。
[0038]
具体的，根据如下公式计算无源延迟网络3所控制的电源上电时延：
[0039]
t＝-rc*ln((e-v)/e)
[0040]
其中，t表示开关电源预设的启动时序；r表示电阻值；c表示电容值；e表示电阻和电容之间的电压；v表示电容要达到的预设电压值。
[0041]
应理解，在本申请实施例所述提供的方案中，不同开关电源21的启动时序要求不同，开关电源21可能满足一定的启动时延时才会启动，即开关电源21存在启动时序，也可能直接启动。当开关电源21可直接启动是，无源延迟网络3中的电阻31以及电容32值均为0。
[0042]
进一步，由于开关电源21的启动时序是可以调整的，为了实现对开关电源21的启动时序精确的控制，在本申请实施例所提供的方案中，在一种可能实现的方式中，所述电路还包括：启动判决电路4；所述启动判决电路4，包括两个输入端口和一个输出端口，两个输入端口分别与所述线性稳压器22以及所述无源延迟网络3的输出端连接，所述输出端口与所述开关电源21的使能端连接，用于当所述预设门限电平发生变化时，根据所述开关电源21的使能端门限电平调整所述无源延迟网络3中电阻值和电容值。
[0043]
进一步，在本申请实施例所提供的方案中，通过开关电源21和线性稳压器22联合给数字混合器12进行供电时，由于线性稳压器22在为数字混合器12模拟部分供电时，当线性稳压器22输出的模拟电信号没有达到预设的稳定状态时，会对开关电源21启动产生干扰，为了避免开关电源21和线性稳压器22供电启动之间的干扰。
[0044]
在一种可能实现的方式中，还包括：所述启动判决电路4的输入端与所述线性稳压器22输出端连接形成第一自反馈网络，所述第一自反馈网络用于将所述线性稳压器22输出的指示信号发送给所述启动判决电路4，其中，所述指示信号用于指示所述线性稳压器输出的模拟电信号处于稳定状态；
[0045]
所述启动判决电路4，还用于根据所述指示信号控制所述开关电源21向所述数字混合器的数字部分供电。
[0046]
在本申请实施例所提供的方案中，通过在线性稳压器22和开关电源21之间设置第一自反馈网络，即通过自反馈的方式避免了线性稳压器22和开关电源21之间的启动干扰，提高了启动时序自控制电路的可靠性。
[0047]
进一步，为了简化系统电路的复杂性，在一种可能实现的方式中，所述线性稳压器22，还用于为所述时钟分配器13或所述专用器件14供电；与所述专用供电模块23结合为所述时钟分配器13或所述专用器件14供电。
[0048]
具体的，在本申请实施例所提供的方案中，为了减少供电模块的种类，简化供电电路，除了选用专用供电模块23单独为时钟分配器13或专用器件14供电方案之外，还可以选用已有的线性稳压器22为时钟分配器13或专用器件14供电，即线性稳压器22不仅可以为数字混合器12模拟部分供电，还可以为时钟分配器13或专用器件14供电，进而减少了供电模块的数量，简化了电路结构。具体的，通过线性稳压器22为时钟分配器13或专用器件14供电包括两种情形，一种是线性稳压器22单独为时钟分配器13或专用器件14供电；另一种是线性稳压器22与专用供电模块23结合为时钟分配器13或专用器件14供，在此并不做限定。
[0049]
进一步，在本申请实施例所提供的方案中，为了避免数字供电和专用供电、专用供电和模拟供电之间的干扰，在数字供电和专用供电、专用供电和模拟供电之间均可建立自反馈网络。
[0050]
在一种可能实现的方式中，所述电路还包括：所述专供供电模块23的输出端与所述启动判决电路4的输入端连接形成第二自反馈网络，以及所述线性稳压器22的输出端与所述专供供电模块23的输入端连接形成第三自反馈网络，其中，
[0051]
所述第二自反馈网络，用于将所述专供供电模块23输出的电信号发送给所述启动判决电路4，以使得当所述电信号稳定时所述启动判决电路4控制所述开关电源21向所述数字混合器12的数字部分供电；
[0052]
所述第三自反馈网络，用于将所述线性稳压器22输出的模拟电信号发送给所述专供供电模块2，以使得当所述模拟电信号稳定时所述专供供电模块23向所述时钟分配器13或所述专用器件14供电。
[0053]
应理解，在本申请实施例所提供的方案中，供电模块2包括但不限制于开关电源21，线性稳压器22以及专用供电模块23，且不同种类的供电模块的数量可以不止一个，每个供电模块均可与一个线性稳压器22形成自反馈网络，因此，在本申请实施例所提供的方案中，供电模块2与线性稳压器22之间形成的自反馈网络包括但不限制于第一自反馈网络、第二自反馈网络以及第三自反馈网络。
[0054]
在一种可能实现的方式中，所述数字处理器12包括数字可编程逻辑器件、中央处理器或专用集成电路。
[0055]
在一种可能实现的方式中，所述开关电源21为dc/dc电源模块。
[0056]
应理解，在本申请实施例所提供的方案中，开关电源21，线性稳压器22以及专用供电模块23在为各种集成电路供电时，开关电源21，线性稳压器22以及专用供电模块23还需要连接外接电源，其中，开关电源21，线性稳压器22以及专用供电模块23所连接的外接电源可以相同，也可以不同，在此不做限定。
[0057]
为了便于理解上述电源启动时序自控制电路的工作过程，下面以举例的形式进行简要介绍。
[0058]
例如，数字处理器所需三种电源的电流需求较大，在此开关电源均选用高输出效率的dc/dc电源模块为其供电。如图2所示，三个dc/dc电源模块输入电压为+5v，dc/dc1输出1.8v，dc/dc2输出1.0v，dc/dc3输出3.3v，分别为fpga提供辅助电、核电电以及i/o电。
[0059]
数模混合器dac、adc的数字电和模拟电需独立供电，数字电由电源模块dc/dc提供。dac、adc模拟电对电源噪声异常敏感，为保证模拟信号不受dc/dc电源噪声影响，dac、adc模拟电由线性稳压器ldo提供。如图2所示，dac数字电1.8v_d由dc/dc1转换，模拟电
1.8v_va由ldo1转换。adc数字电3.3v_vd由dcdc3转换，模拟电3.3v_a由ldo2转换得到。
[0060]
进一步，数字处理器三种供电电压上电时序要求：处理器核电先于其它电启动，不少于20ms。设计dc/dc1和dc/dc3上电后延时20ms，dc/dc2上电后延时0ms；对三种供电电压构建rc延迟网络，实现三种电压从逻辑0上升到逻辑1的精确时间控制。
[0061]
根据如下公式计算得到电源dc/dc上电时延：
[0062]
t＝-rc*ln((e-v)/e)
[0063]
如图2所示e取+5v，v为电容要达到的电压，即dc/dc使能端en的1.09v门限电平。由上述公式推导得到，取r1为10kω，c1为11uf时，dc/dc1延迟时间t为24.5ms，满足不小于20ms的要求。同理可取r3为10kω，c3为11uf时，dc/dc1延迟时间t为24.5ms，满足不小于20ms的要求。dc/dc2无延迟需求，无延迟电路，直接将+5v_in接入dc/dc2使能端en2即可。
[0064]
在图2中，将启动判决电路g1和g2分别接入到开关电源dc/dc1和dc/dc3的使能端，根据开关电源使能端门限电平调节步骤rc延迟网络中r和c的参数，确保rc延迟网络输出电压上升时间满足数字处理器电源启动时序要求。
[0065]
由图2可见，外部+5v电源加电后，adc器件3.3v_a模拟电先于3.3v_d数字电产生，在器件内部通过潜通路使adc数字部分电路导通，对3.3v数字电形成启动干扰，导致数字3.3v启动电压上升曲线不单调，adc工作异常。在电源模块dc/dc3和线性稳压器ldo2之间建立电源启动自反馈网络，将ldo2的状态输出信号gp2以自反馈方式接入启动判决电路g2，与rc延迟电路通过g2进行逻辑转换，再输入给dcdc3的使能引脚en3，确保ldo2输出3.3v_a稳定且dcdc3使能有效后，再输出3.3v_d，有效解决了3.3v启动电压上升曲线不单调问题。
[0066]
同理，dac模拟电先于数字电产生，在器件内部通过潜通路形成对1.8v数字电的启动干扰，导致数字1.8v启动电压上升曲线不单调，dac工作异常。在电源模块dc/dc1和线性稳压器ldo1之间建立电源启动自反馈网络，将ldo1的状态输出信号gp1以自反馈方式接入启动判决电路g1，与rc延迟电路通过g1进行逻辑转换，再输入给dcdc1的使能引脚en1，确保ldo1输出1.8v_a稳定且dcdc1使能有效后，再输出1.8v_d，有效解决了1.8v启动电压上升曲线不单调问题。
[0067]
在本申请实施例所提供的方案中，不仅可以通过开关电源为数字处理器以及数字混合器的数字部分供电，线性稳压器为数字混合器的模拟部分供电，以及专用供电模块为时钟分配器或专用器件供电；还可以通过无源延迟网络对开关电源自动启动时序进行控制，不仅能避免在对电源的启动时序控制需要增加额外的电源时序控制芯片或可编程器件，以及需要增加电源时序控制芯片或可编程器件的供电电路，还可以实现对开关电源时序的精确控制，进而简化系统电源电路设计复杂性以及提高系统可靠性。
[0068]
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。