一种适用于CCM的自适应软驱动控制电路的制作方法

一种适用于ccm的自适应软驱动控制电路
技术领域
1.本发明涉及开关电源技术领域，尤其涉及一种适用于ccm的自适应软驱动控制电路。


背景技术：

2.图1为反激电路，变压器的tr0的原边侧np0连接初级电路，输入电压vin0输入到初级电路中，初级利用输入电压实现励磁电感的储能，并向次级传递，次级测ns0的二极管d01流过输出电流iout1，iout1给电容c01充电，并给负载提供能量。
3.为了适应大功率工作场合，反激变换器可能会工作在连续电流模式(ccm)，图2给出了工作在ccm下的反激拓扑，当次级输出电容c11上的电压vo1低于额定输出电压时，通过光耦的负反馈反馈产生反馈电压fb1升高，控制初级控制器ct1加快开关频率并提高导通占空比，以期望获得更多的能量传递到次级，维持输出的稳定。
4.参看图3，由于ccm下次极的续流二极管或者同步整流管在关断时难以避免地存在反向恢复电流，这时如果原边控制器的开通很快或驱动能力很强，相当于缩短了变压器的换流时间，次级漏感上的能量只能通过电容释放，会产生很大的尖峰，次级整流mos的漏源电压尖峰严重时会损坏mos，影响系统的可靠性，而且，在ccm下边功率mos的开启速度过快还会引起emi等问题，ccm下功率mos的开启速度的设计要比dcm下的mos开启速度的设计要更为小心和谨慎。因此，在ccm工作模式下原边mos的开启速度需要合理设计。
5.现针对以上问题设计出一种适用于ccm的自适应软驱动控制电路。


技术实现要素：

6.本发明的目的在于提供一种适用于ccm的自适应软驱动控制电路，具备降低acdc系统在ccm工作模式下因原边开启过快而引起的次级同步整流mos的漏源电压尖峰的优点，解决了次级同步整流mos在次级续流关断瞬间由于反向恢复电流和原边开通速度过快导致的漏源电压尖峰过高的问题。
7.为达到上述目的，本发明采用如下技术方案：一种适用于ccm的自适应软驱动控制电路，包括由整流滤波电路反激电路以及外部功率mos依次连接而构成的基础电路、参考阈值产生电路、校正模块的电路，所述参考阈值产生电路输入端与基础电路中的辅助绕组上分压电阻rup和下分压电阻rdn的连接点相连接，参考阈值产生电路输出端连接有驱动速度检测电路，所述校正模块并联在所述参考阈值产生电路输入端与输出端之间，所述驱动速度检测电路输出端连接有动态调整电路，所述动态调整电路输出端端与外部功率mos的门极相连接。
8.进一步的，所述校正模块的电路用于参考阈值产生电路输出电压的辅助校正；所述校正模块的电路用于根据原边功率管开启时漏极电位的高低对参考阈值进行修正，进而控制驱动调节模块逐步自适应调整驱动电流到设定值。
9.进一步的，所述驱动速度检测电路包括第一快速比较器、延时采样单元、采样保持
单元、第二快速比较器和积分器，所述外部功率mos的栅极与第一快速比较器的反向输入端相连接，所述第一快速比较器的正向输入端接固定参考电压5v，所述第一快速比较器的输出与积分器的输入相连接，所述积分器的输出与第二快速比较器的正向输入端相连接，所述第二快速比较器的反向输入端与外部基础电路中的辅助绕组上分压电阻rup和下分压电阻rdn的连接点相连接，所述第二快速比较器的输出端与延时采样单元相连接，延时采样单元相连接的有采样保持单元，所述采样保持单元输出的判决信号en与动态调整电路相连接。
10.进一步的，所述动态调整电路包括双向计数器、可变电流调节模块、上拉开关管，所述双向计数器的输入端与判决信号en相连接，可变电流调节模块的输入端与双向计数器的输出端相连接，所述可变电流调节模块的输出端与上拉开关管的栅极相连接，所述上拉开关管的源极输出直接接到外部功率mos的门极，用于控制外部功率mos的导通。
11.进一步的，所述可变电流调节模块包括开关阵列s1～sk、电流源i1～ik、恒定电流源i0，恒定电流源i0为恒定导通电流，所述开关阵列分别与各电流源串联控制连接后并联相接。
12.本发明与现有技术相比具有的有益效果是：
13.1.本发明通过检测芯片外部功率mos的栅极电压，确定米勒平台结束的时间，直接控制并调节这段时间的长短，不存在常见闭环调节带来的稳定性问题；
14.2.本发明不需要增加额外的管脚，仅仅复用现有的辅助绕组采样管脚，在不改变上下分压电阻比例的基础上，同时改变上下分压电阻的阻值即可设置需要的参考阈值，并且根据原边功率管开启时漏极电位的高低对参考阈值进行修正，进而控制驱动调节模块逐步自适应调整驱动电流到设定值；
15.3.有效降低ccm工作模式下功率管开启过快带来的emi问题，降低次级整流管漏源电压尖峰；
16.4.不同于现有技术，只要芯片上电正常工作，动态调整就一直存在，因此在工作中由于温度等因素带来的器件参数的改变也能被本技术实时地调整。
附图说明
17.附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：
18.图1为反激示意图；
19.图2为常见的反激拓扑电路；
20.图3为原边及次边电流和电压波形示意图；
21.图4为本发明自适应软驱动控制电路的系统框图；
22.图5为本发明参考阈值产生电路的时序波形示意图；
23.图6为设定值与校正后实际值的对比示意图；
24.图7为本发明自适应调整驱动速度的时序波形示意图；
25.图8为本发明的可变电流调节模块示意图。
具体实施方式
26.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
27.参照图1
‑
8，一种适用于ccm的自适应软驱动控制电路，包括由整流滤波电路反激电路以及外部功率mos依次连接而构成的基础电路、参考阈值产生电路、校正模块的电路，所述参考阈值产生电路输入端与基础电路中的辅助绕组上分压电阻rup和下分压电阻rdn的连接点相连接，参考阈值产生电路输出端连接有驱动速度检测电路，所述校正模块并联在所述参考阈值产生电路输入端与输出端之间，所述驱动速度检测电路输出端连接有动态调整电路，所述动态调整电路输出端端与外部功率mos的门极相连接。
28.所述校正模块的电路用于参考阈值产生电路输出电压的辅助校正；所述校正模块的电路用于根据原边功率管开启时漏极电位的高低对参考阈值进行修正，进而控制驱动调节模块逐步自适应调整驱动电流到设定值。
29.所述驱动速度检测电路包括第一快速比较器、延时采样单元、采样保持单元、第二快速比较器和积分器，所述外部功率mos的栅极与第一快速比较器的反向输入端相连接，所述第一快速比较器的正向输入端接固定参考电压5v，所述第一快速比较器的输出与积分器的输入相连接，与外部基础电路中的辅助绕组上分压电阻rup和下分压电阻rdn的连接点相连接，所述积分器的输出与第二快速比较器的正向输入端相连接，所述第二快速比较器的反向输入端与外部基础电路中的辅助绕组上分压电阻rup和下分压电阻rdn的连接点相连接，所述第二快速比较器的输出端与延时采样单元相连接，延时采样单元相连接的有采样保持单元，所述采样保持单元输出的判决信号en与动态调整电路相连接。
30.所述动态调整电路包括双向计数器、可变电流调节模块、上拉开关管，所述双向计数器的输入端与判决信号en相连接，所述可变电流调节模块的输入端与双向计数器的输出端相连接，所述可变电流调节模块的输出端与上拉开关管的栅极相连接，所述上拉开关管的源极输出直接接到外部功率mos的门极，用于控制外部功率mos的导通。
31.在参考阈值产生与校正电路中，辅助绕组上分压电阻rup和下分压电阻rdn的连接点接到芯片自身管脚vs，用于检测输入vin电压和次级输出vo电压。复用此管脚，将vs连接到参考阈值产生电路的输入端，参考阈值输出端产生参考阈值vref，vref接到驱动速度检测模块的输入端。
32.在驱动速度检测模块中，外部功率mos的栅极接第一快速比较器的反向输入端，正向输入端接5v电压，第一快速比较器的输出维持高电平的时间为ta，ta经过一个积分器转换成电压信号，和上述参考阈值产生与校正电路确定的vref同时输入到第二快速比较器的两端，产生判决信号en。
33.判决信号en接到动态调整电路的输入端，控制电路产生多路数字信号输出。
34.上述数字信号控制可变驱动电流阵列的开关，实现mos驱动电流的周期性调整，控制外部功率mos的导通。
35.参看图4，参考阈值产生电路主要包括采样保持单元和减法器。参看图5所示的时序波形，假设原副边及辅助线圈的轧数比为np：ns：na，则当外部功率mos开启时，辅助绕组
上的电压为当外部功率mos关断后，辅助绕组上的电压变为(na/ns)
×
vo。这两个电压通过分压电阻分压后送到芯片vs管脚进行输入电压和输出电压的检测，参看图5，在sg1和sg2信号有效时间内分别采样上述两个电压，可以得到v1和v2。在上述两个电压采样完成后，图4所示的两个内部电流源is和2is分别在信号st1和st2有效的时间内灌入到vs管脚，参看图6，在st1和st2信号的有效时间t1和t2内，产生不同的两种电压vsa1和vsa2。vsa1和vsa2的表达式由下式给出，式中vaux表示辅助绕组端的电压，rup和rdn分别表示上分压电阻和下分压电阻：
[0036][0037][0038]
通过分别采样保持vsa1和vsa2的电压，得到vs1和vs2，送到减法器的输入端，二者作差可以得到二电压差值v为：
[0039][0040]
由于分压比已经确定，因此，只需要同时调节上下分压电阻，即可改变采样所得的电压差值v，考虑到原边功率mos开启的时刻在ccm下，漏端电压为在原边mos开启时，辅助绕组上的电压vaux1满足：
[0041][0042]
在原边mos关断后，辅助绕组上的电压vaux2满足：
[0043][0044]
上述两个电压经过上下分压电阻分压后，在对应的sg1和sg2时刻对vs电压进行采样，得到v1和v2分别满足：
[0045][0046][0047]
将v1和v2送入到加法器的输入端，得到输出为：
[0048]
上式表明，该电压与关断时刻功率mos漏端电压成比例关系，因此，用该电压vset对前文设定的v进行修正：当vset电压升高时，增大v；当vset降低时，对v无影响。这样可以保证当mos的漏端电压过高时，适当增加放电时间，获得更慢的驱动速度设定。参考图6，通过改变电阻预设的阈值在mos关断瞬间漏级电压不同时，实际获得的最终vref有所差异，这正是被校正
电路修调后得到的结果。vref随外部mos关断瞬间漏级电压变化的曲线如图6所示。令vref＝v，就可根据调节外部上下分压电阻得到不同的vref值，从而设定不同的驱动速度以满足不同系统下不同mos的需求。
[0049]
参看图4，驱动速度模块主要包括第一快速比较器、延时采样单元、采样保持单元、第二快速比较器和积分器。首先检测mos管栅极电压从0逐渐上升的过程中，当vgs到达mos管开启电压后，电流开始泄放，直到mos的漏极电压被泄放到0，也就是米勒平台结束时，电流尖峰达到最大。需要动态降低mos管栅极电压在密勒平台结束之前的驱动电流，也就是需要分段驱动，为此，参看图7，所述第一快速比较器直接采样得到外部功率mos栅电压和5v比较，得到第一充电时间ta，用ta在积分器内对电流积分，获得电压va，va与前级设定的vref通过所述的第二快速比较器进行比较，所述第二快速比较器的比较结果为flag信号，flag信号经过下降沿的延时处理后得到flagd，在leb信号的下降沿到来时对flagd进行采样，采样结果保持在电容或寄存器中，输出en信号。
[0050]
en信号接到双向计数器的输入端，当en为高电平时，双向计数器开始正向计数，输出信号逐步+1，如某一周期输出为二进制码00001，则下一周期输出为00010；当en为低电平，双向计数器开始开始反向计数，输出信号逐步
‑
1，如某一周期输出为二进制码00011，则下一周期输出为00010。输出信号的最低位代表可调节电流的最小变化量，为一个lsb。上述输出的数字信号经过触发器，控制开关阵列的导通与关断，调节驱动电流。当调整到某一周期时，en信号变低，则下一周期en又变高，然后再过一个周期再变低，则认为达到了动态平衡，说明实际的密勒平台结束时间处于设定阈值的附近，调整始终进行，最终达到动态平衡。整个调整过程的时序参看图7，调整在芯片上电之后的软启动过程中完成，软启动完成后，输出已经建立，驱动速度这时已经被调整到预设值附近上下浮动。
[0051]
图8给出了一种可调电流单元的电路原理示意图，图8包含5个开关图8给出了一种可调电流单元的电路原理示意图，图8包含5个开关m1～m5镜像拷贝电流源，镜像比例为1:2:4:8:16，m6为恒定导通电流。设镜像电流源为i0，则m1～m6中流过的电流分别为i0、2i0、4i0、8i0、16i0和64i0，所有这些电流都将作为分段驱动电流的第一段电流id1，可以知道id1的变化范围为[64i0，95i0]，最小变化为i0。开关t2在外部功率mos的栅极电压达到5v之后才开启，表示已经越过米勒平台，这时用全电流，即id1+id2将外部功率mos上拉至完全导通。图7中的m7和pm0均为高压管，用来提供较高的耐压需求。
[0052]
开关阵列中如果含有n个开关，则至多调整2n
‑
1个周期，全部开关都断开对应调整的最大值，记作iadj_max，则最小步长，即一个lsb为：
[0053][0054]
通过通过调节vs端口的上下分压电阻，可以设置不同的基准电压vref，则vref可由下式决定：其中λ为修正因子。
[0055][0056]
使用时，将驱动电流分成两段：当mos的栅极电压小于某一阈值vth1时用部分电流进行驱动；当mos电压阈值vth1时用全电流进行驱动。于此同时，检测原边功率mos栅极电压越过密勒平台所需的时间ta，将ta通过积分电路转换为电压va，并与预设时间vref进行比
较，在不影响绕组电压采样的基础上，通过等比例改变辅助绕组的上下分压电阻值，通过内部解码单元可以灵活设置vref的值，因此vref的设定不需要在芯片上增加额外的管脚，复用了现有的绕组电压采样端口。同时，利用绕组采样得到的vin和vo信息，计算出原边功率mos开通瞬间漏极的电压vds，用vds对vref进行实时修正以实现高低压输入、高低压输出时的实际驱动效果一致。与vref比较的结果被周期性采样并保持在寄存器内，根据比较结果，控制逻辑产生+1或
‑
1计数来控制开关阵列交替导通或关断，逐周期降低或增加第一段驱动电流，直到最终mos导通速度控制在预设基准值附近。
[0057]
本发明适用于工作在连续模式(ccm)下的反激变换原边控制器中，不需增加额外管脚，驱动速度能够朝着目标值自适应调整，从而满足不同mos的驱动需求，并且能有效降低次级整流mos漏源电压尖峰，改善emi特性。
[0058]
本发明未详述之处，均为本领域技术人员的公知技术。
[0059]
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。